半导体制程的方法技术

本公开涉及一种半导体制程的方法。此处所述的实施例一般关于形成超浅接面于p型源极/漏极区中，且超浅接面具有高掺质浓度与低接点电阻。在一实施例中，方法包括形成源极/漏极区于基板上的主动区中，且源极/漏极区包含锗；进行采用镓的离子布植制程，以形成非晶区于源极/漏极区中；进行采用掺质的离子布植制程至非晶区中；以及对非晶区进行热制程。

Semiconductor process method

The present disclosure relates to a semiconductor process method. The embodiments described herein generally relate to the formation of an ultra shallow interface in the p-type source / drain region, and the ultra shallow interface has high doping concentration and low contact resistance. In one embodiment, the method includes forming the source / drain region in the active region on the substrate, and the source / drain region includes germanium; carrying out the ion planting process with gallium to form the amorphous region in the source / drain region; carrying out the ion planting process with dopant to the amorphous region; and carrying out the thermal processing on the amorphous region.

【技术实现步骤摘要】
半导体制程的方法
本专利技术实施例关于形成超浅接面于p型源极/漏极区中，且超浅接面具有高掺质浓度与低接点电阻。
技术介绍
当半导体产业朝向纳米技术的制程节点迈进，以达更高的装置密度、更高的效能、与更低的成本时，在三维设计如鳍状场效晶体管面临制程与设计的问题。鳍状场效晶体管通常包含高高宽比的半导体鳍状物，且通道与源极/漏极区形成其中。栅极沿着鳍状结构的侧壁延伸至鳍状结构上(比如包覆鳍状结构)，可增加通道的表面积以制作更快、更可信、与更易控制的半导体晶体管装置。鳍状场效晶体管装置通常包含半导体区，其用于形成源极区与漏极区。接着形成金属硅化物于半导体区的表面上，以减少接点电阻。然而随着尺寸缩小，上述装置出现新的挑战。
技术实现思路
本专利技术一实施例提供的半导体制程的方法，包括：形成源极/漏极区于基板上的主动区中，且源极/漏极区包含锗；进行采用镓的离子布植制程，以形成非晶区于源极/漏极区中；进行采用掺质的离子布植制程至非晶区中；以及对非晶区进行热制程。附图说明图1是一些实施例中，对应制作阶段的中间结构的立体图。图2至图9是一些实施例中，对应多种制作阶段的个别中间结构的剖视图。图10为一些实施例中，多种掺质轮廓的附图。图11是一些实施例中，装置结构的部分剖视图。附图标记说明：A-A剖面210金属层213第一区214硅化物层215上表面217第二区219非晶区220界面介电层>221掺杂区222栅极介电层223结晶区224顺应层226栅极充填导电材料228a、228b置换栅极结构230第二层间介电层231预非晶布植制程232源极/漏极接点开口233热处理234导电结构251虚置栅极结构253沟槽270基板274鳍状物278隔离区280界面介电层282虚置栅极284遮罩286栅极间隔物292源极/漏极区296接点蚀刻停止层297第一层间介电层890插图892硅化物区896第一物种898第二物种1012第一轮廓1014第二轮廓1016第三轮廓具体实施方式下述公开内容提供许多不同实施例或实例以实施本专利技术的不同结构。下述特定构件与排列的实施例用以简化本专利技术而非局限本专利技术。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本专利技术的多个实例可采用重复标号及/或符号使说明简化及明确，但这些重复不代表多种实施例中相同标号的元件之间具有相同的对应关系。此外，空间性的相对用语如“下方”、“其下”、“下侧”、“上方”、“上侧”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。下述的多种实施例一般关于采用掺质如镓离子，以形成非晶区于p型场效晶体管装置所用的源极/漏极区中。对p型场效晶体管而言，镓为合适掺质且具有高平衡的固体溶解度。镓在锗与含高浓度锗(如大于或等于约40原子％)的硅锗中的扩散现象慢。因此布制镓于硅锗中可形成超高掺质浓度的超浅接面于邻近源极/漏极区的上表面处，进而降低短通道效应及连接至源极/漏极区的接点电阻。在一些例子中，可省略后续的掺质布植制程。上述内容概述了本专利技术中的一些实施例。可以预期的是，平面晶体管装置或三维晶体管装置如本专利技术实施例所述的鳍状场效晶体管可实施本专利技术实施例的概念。用于此处所述的实施例的一些例示性装置可包含水平的全环绕式栅极场效晶体管、垂直的全环绕式栅极场效晶体管、纳米线通道场效晶体管、应变的半导体装置、绝缘层上硅装置、具有鳍状物于冠状结构(如图11所示的结构)或非冠状结构上的鳍状场效晶体管、或其他装置，其可因预处理制程减少负载效应及/或取决于基板的成长相关的问题而得利。图1是中间结构的例子的三维图。图1亦显示后续附图的剖面图所用的参考剖面。鳍状物274形成于半导体的基板270上。半导体的基板270可为或包含基体半导体基板、绝缘层上半导体基板、或类似物，其可掺杂p型或n型掺质或未掺杂。在一些实施例中，半导体的基板270的半导体材料可包含半导体元素如硅或锗、半导体化合物、半导体合金、或上述的组合。每一鳍状物274可提供主动区，即一或多个装置形成处。鳍状物274的制作方法，是在半导体的基板270上进行合适制程，包含遮罩、光微影、及/或蚀刻制程以形成沟槽253至基板270中，并保留自基板270向上延伸的鳍状物。鳍状物274的图案化方法可为任何合适方法。举例来说，鳍状物274的图案化方法可采用一或多道光微影制程，比如双重图案化或多重图案化制程。一般而言，双重图案化或多重图案化制程结合光微影与自对准制程，其产生的图案间距可小于单一的直接光微影制程所产生的图案间距。举例来说，一实施例形成牺牲层于基板上，并采用光微影制程图案化牺牲层。以自对准制程沿着图案化的牺牲层的侧部形成间隔物。接着移除牺牲层，再以保留的间隔物图案化鳍状物274并形成沟槽253。接着可将绝缘材料如氧化物(如氧化硅)、氮化物、类似物、或上述的组合填入沟槽253。绝缘材料可凹陷以形成隔离区278，且凹陷方法可采用可接受的蚀刻制程。绝缘材料凹陷后，鳍状物274自相邻的隔离区278之间凸起并高于隔离区278。虚置栅极结构251形成于鳍状物274上。虚置栅极结构251位于鳍状物274上，且延伸方向垂直于鳍状物274。每一虚置栅极结构251包含界面介电层280、界面介电层280上的虚置栅极282、与虚置栅极282上的遮罩284。用于虚置栅极结构251的界面介电层280、虚置栅极282、与遮罩284的形成方法，可为依序形成个别的层状物，再图案化这些层状物成虚置栅极结构251。举例来说，用于界面介电层280的层状物可包含或可为氧化硅、氮化硅、类似物、或上述的多层。用于虚置栅极282的层状物可包含或可为硅(如多晶硅)或另一材料。用于遮罩284的层状物可包含或可为氮化硅、氮氧化硅、碳氮化硅、类似物、或上述的组合。层状物的形成方法或沉积方法可为任何合适的沉积技术。接着图案化用于界面介电层280、虚置栅极282、与遮罩284的层状物，以形成用于虚置栅极结构251的界面介电层280、虚置栅极282、与遮罩284。举例来说，图案化方法可采用光微影与一或多道蚀刻制程。图2至图9是对应多种制作阶段的个别中间结构的剖视图，其对应图1中的剖面A-A。图1中的剖面A-A为沿着两侧的源极/漏极区292之间的鳍状物274中通道的平面。如图2所示，栅极间隔物286沿着虚置栅极结构251的侧壁(比如界面介电层280、虚置栅极282、与遮罩284的侧壁)形成，并位于鳍状物274上。举例来说，栅极本文档来自技高网...

【技术保护点】
1.一种半导体制程的方法，包括：/n形成一源极/漏极区于一基板上的一主动区中，且该源极/漏极区包含锗；/n进行采用镓的离子布植制程，以形成一非晶区于该源极/漏极区中；/n进行采用掺质的离子布植制程至该非晶区中；以及/n对该非晶区进行一热制程。/n

【技术特征摘要】
20180529 US 15/991,5701.一种半导体制程的方法，包括：
形成一源极/漏极区于一基板上的一主动区中，且...

【专利技术属性】
技术研发人员：刘书豪，陈国儒，吴濬宏，陈佳政，陈亮吟，张惠政，王英郎，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;TW