存储器参考电压的确定电路、存储器和电子设备制造技术

本实用新型专利技术提供了一种存储器参考电压的确定电路、存储器以及电子设备，确定电路包括：数据总线接口、信号采样器、信号比较器、占空比校准电路以及寄存器；数据总线接口连接于信号采样器；信号采样器还连接于信号比较器，用于根据测试电压对接收到的数据总线信号进行采样，并向信号比较器输出采样信号；信号比较器还连接于占空比校准电路和寄存器，占空比校准电路用于确定采样信号的占空比信息，信号比较器用于比较多组占空比信息，寄存器用于存储信号比较器的比较结果。本实用新型专利技术实施例的技术方案在存储器内部增加了确认参考电压范围的电路，并将参考电压范围信息上报至寄存器，缩短了参考电压校准的时间，提高了存储器产品的竞争力。

Memory reference voltage determination circuit, memory and electronic equipment

The utility model provides a determination circuit, a memory and an electronic device for the reference voltage of a memory, the determination circuit includes: a data bus interface, a signal sampler, a signal comparator, a duty cycle calibration circuit and a register; a data bus interface is connected to a signal sampler; a signal sampler is also connected to a signal comparator, which is used for receiving a number according to the test voltage The signal comparator is also connected to duty cycle calibration circuit and register, duty cycle calibration circuit is used to determine the duty cycle information of sampling signal, signal comparator is used to compare multiple groups of duty cycle information, and transmitter is used to store the comparison results of signal comparator. The technical scheme of the embodiment of the utility model adds a circuit for confirming the reference voltage range in the memory, and reports the reference voltage range information to the register, which shortens the reference voltage calibration time and improves the competitiveness of the memory products.

【技术实现步骤摘要】
存储器参考电压的确定电路、存储器和电子设备
本技术涉及存储器
，具体而言，涉及一种存储器参考电压的确定电路、存储器以及电子设备。
技术介绍
目前，动态随机存储器(DRAM，DynamicRandomAccessMemory)在上电后需要对内存的参考电压VREF进行精确校准，其对于内存系统能够正常工作起到了重要的作用。在DDR3系统中，参考电压分为两个信号，一个是为命令与地址信号服务的信号VREFCA；另一个是为数据总线服务的信号VREFDQ，VREFDQ可以有效地提高系统数据总线的信噪等级。在DDR4/LPDDR4系统及之后的DRAM中，VREFDQ和VREFCA均为内置，在DRAM内部进行参考电压调整以获得最大的时序窗口(timingwindow)。图1示出了DDR3系统通过外置VREF约束写操作时DQS和DQ之间的延时的示意图。图2示出了DDR4/LPDDR4系统及之后的DRAM通过VREFDQ及VREFCA内置在存储器内部调整VREF使timingwindow最大化的示意图。存储器上电后对参考电压进行精确校准所耗费的时间经常达到秒级，如何缩短精确校准耗费的时间成为了目前需要解决的问题。需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本技术的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
本技术实施例的目的在于提供一种存储器参考电压的确定电路、存储器、以及电子设备，进而至少在一定程度上缩短存储器上电后对参考电压进行精确校准所耗费的时间。本技术实施例的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本技术的实践而习得。根据本技术实施例的第一方面，提供一种存储器参考电压的确定电路，所述存储器参考电压的确定电路包括：数据总线接口、信号采样器、信号比较器、占空比校准电路以及寄存器；其中，所述数据总线接口连接于所述信号采样器，用于将数据总线信号输送至所述信号采样器；所述信号采样器还连接于所述信号比较器，用于根据测试电压对接收到的数据总线信号进行采样，并向所述信号比较器输出采样信号；所述信号比较器还连接于所述占空比校准电路和寄存器，所述占空比校准电路用于确定所述采样信号的占空比信息，所述信号比较器用于比较多组所述占空比信息，所述寄存器用于存储所述信号比较器的比较结果。在本技术的一个实施例中，上述测试电压至少有两组，每组所述测试电压的电压值可配置。在本技术的一个实施例中，上述寄存器为存储器的模式寄存器。根据本技术实施例的第二方面，提供了一种存储器，包括：如上述第一方面所述的存储器参考电压的确定电路、地址总线接口、控制模块、存储模块、电源模块；其中，所述存储器参考电压的确定电路连接于所述控制模块，用于根据所述控制模块的信息对所述测试电压进行配置；所述控制模块还连接于所述地址总线接口和所述存储模块，所述控制模块根据所述地址总线接口的信息对所述存储模块进行存取操作；所述电源模块连接于所述存储器参考电压的确定电路、所述地址总线接口、所述控制模块以及所述存储模块，用于提供所述存储器参考电压的确定电路、所述地址总线接口、所述控制模块以及所述存储模块的电压源。在本技术的一个实施例中，上述电源模块还用于提供所述测试电压需要的电压源。根据本技术实施例的第三方面，提供了一种电子设备，包括：处理器，所述处理器用于控制电子设备的运行状态；存储器控制器，连接于所述处理器，用于接收和处理所述处理器的读写指令或写数据，并向所述处理器发送读数据；如第三方面所述的存储器，连接于所述存储器控制器，用于接收所述存储器控制器发出的读写操作或写数据，并向所述存储器控制器发送读数据。本技术实施例提供的技术方案可以包括以下有益效果：本技术提供了一种存储器参考电压的确定电路、方法、存储器、出存储器的校准方法、电子设备以及电子设备的校准方法，包括：在预设的测试电压中选取出至少两组测试电压；在各所述测试电压条件下，对数据总线信号进行采样，获得各采样信号；比较各所述采样信号的占空比，确定出符合预设目标占空比的采样信号；将所述符合预设目标占空比的采样信号所对应的所述测试电压的电压值确定为参考电压值。本技术实施例的技术方案在存储器内部增加了确认参考电压范围的电路，并将参考电压范围信息上报至寄存器，这样，当存储器在进行参考电压校准之前读取该信息，并在该信息的范围内进行参考电压校准，缩短了参考电压校准的时间，提高了存储器产品的竞争力。应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本技术。附图说明此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本技术的实施例，并与说明书一起用于解释本技术的原理。显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：图1示出了DDR3系统通过外置VREF约束写操作时DQS和DQ之间的延时的示意图；图2示出了DDR4/LPDDR4系统及之后的DRAM通过VREFDQ及VREFCA内置在存储器内部调整VREF使timingwindow最大化的示意图；图3示意性示出了根据本技术的一个实施例的存储器参考电压的确定电路的框图；图4示意性示出了根据本技术的一个实施例的存储器参考电压的确定方法的流程图；图5示意性示出了对VrefCA信号进行采样的流程示意图；图6示意性示出了对VrefDQ信号进行采样的流程示意图；图7示意性示出了根据本技术的一个实施例的存储器的框图；图8示意性示出了根据本技术的一个实施例的存储器校准方法的流程图；图9示意性示出了根据本技术的一个实施例的电子设备的框图；图10示意性示出了根据本技术的一个实施例的电子设备校准方法的流程图。具体实施方式现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本技术将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本技术的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本技术的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本技术的各方面。附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。附本文档来自技高网...

【技术保护点】
1.一种存储器参考电压的确定电路，其特征在于，所述存储器参考电压的确定电路包括：数据总线接口、信号采样器、信号比较器、占空比校准电路以及寄存器；其中，/n所述数据总线接口连接于所述信号采样器，用于将数据总线信号输送至所述信号采样器；/n所述信号采样器还连接于所述信号比较器，用于根据测试电压对接收到的数据总线信号进行采样，并向所述信号比较器输出采样信号；/n所述信号比较器还连接于所述占空比校准电路和寄存器，所述占空比校准电路用于确定所述采样信号的占空比信息，所述信号比较器用于比较多组所述占空比信息，所述寄存器用于存储所述信号比较器的比较结果。/n

【技术特征摘要】
1.一种存储器参考电压的确定电路，其特征在于，所述存储器参考电压的确定电路包括：数据总线接口、信号采样器、信号比较器、占空比校准电路以及寄存器；其中，
所述数据总线接口连接于所述信号采样器，用于将数据总线信号输送至所述信号采样器；
所述信号采样器还连接于所述信号比较器，用于根据测试电压对接收到的数据总线信号进行采样，并向所述信号比较器输出采样信号；
所述信号比较器还连接于所述占空比校准电路和寄存器，所述占空比校准电路用于确定所述采样信号的占空比信息，所述信号比较器用于比较多组所述占空比信息，所述寄存器用于存储所述信号比较器的比较结果。


2.根据权利要求1所述的存储器参考电压的确定电路，其特征在于，所述测试电压至少有两组，每组所述测试电压的电压值可配置。


3.根据权利要求1所述的存储器参考电压的确定电路，其特征在于，所述寄存器为存储器的模式寄存器。


4.一种存储器，其特征在于，包括：如权利要求1至3任一项所述的存储器参考电压的确定电路、地址总线接口、控...

【专利技术属性】
技术研发人员：邓升成，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽;34