半导体结构制造技术

一种半导体结构，所述半导体结构包括：衬底；位于所述衬底内的刻蚀图形；填充于所述刻蚀图形内的隔离层；所述隔离层包括介电层和位于所述介电层顶部的逆刻蚀层，所述逆刻蚀层通过湿法刻工艺对所述介电层进行逆刻蚀而形成。所述半导体结构的介电层的隔离性能较高。

Semiconductor structure

【技术实现步骤摘要】
半导体结构
本技术涉及半导体
，尤其涉及一种半导体结构。
技术介绍
半导体工艺中经常会涉及到在沟槽或通孔内填充材料层的工艺，通常采用化学气相沉积工艺、物理气相沉积工艺等进行材料层的填充，然后进行平坦化。以浅沟槽隔离结构为例，在沟槽内填充氧化硅，作为浅沟槽隔离结构(ShallowTrenchIsolation，STI)，沟槽内填充的氧化硅的沉积质量，决定了STI的隔离效果。通常采用化学气相沉积工艺(ChemicalVaporDeposition，CVD)在沟槽内填充氧化硅。但是氧化硅在填充过程中，容易在内部形成孔洞，影响隔离效果。现有技术通常会通过控制沉积工艺，避免在氧化硅层的沉积过程中产生孔洞而避免上述问题，但是这对于沉积工艺的参数调整要求较高，导致工艺窗口下降，较难控制。而且随着集成电路集成度提高，沟槽或通孔的尺寸进一步下降，避免孔洞的出现也越发困难。如何进一步提高隔离结构的隔离效果，是目前亟待解决的问题。
技术实现思路
本技术所要解决的技术问题是，提供一种半导体结构，提高介电层的隔离性能。为了解决上述问题，本技术提供了一种半导体结构，包括：衬底；位于所述衬底内的刻蚀图形；填充于所述刻蚀图形内的隔离层；所述隔离层包括介电层和位于所述介电层顶部的逆刻蚀层，所述逆刻蚀层通过湿法刻工艺对所述介电层进行逆刻蚀而形成。可选的，所述隔离层的介电层内具有孔洞，部分孔洞暴露于所述介电层表面，所述逆刻蚀层填充暴露于所述介电层表面的孔洞或至少封闭暴露于所述介电层表面的孔洞顶部。可选的，所述介电层的材料为氧化硅，所述逆刻蚀层的材料为氧化硅。可选的，所述逆刻蚀层的厚度为0.1nm～0.3nm。本技术的半导体结构的隔离层包括介电层和逆刻蚀层，所述逆刻蚀层能够提高介电层的隔离性能。附图说明图1A至1C为本技术一具体实施方式中形成浅沟槽隔离结构的示意图；图2至图6为本技术一具体实施方式的半导体结构的形成过程的结构示意图；图7A至图7D为本技术一具体实施方式的半导体结构的形成过程的示意图。具体实施方式如
技术介绍
中所述，现有的隔离结构的隔离效果还有待进一步的提高。图1A至图1C为本技术一具体实施方式的形成浅沟槽隔离结构的示意图。请参考图1A，以所述掩膜层101为掩膜，在半导体层100内刻蚀形成沟槽后，在所述沟槽内填充氧化硅层102。在关键尺寸较小的沟槽内的氧化硅层内会形成孔洞103，部分孔洞103会靠近沟槽的顶部，例如位于掩膜层101所在的平面高度处。所述掩膜层101的材料通常采用氮化硅。请参考图1B，以所述掩膜层101为停止层，对所述氧化硅层102进行平坦化。在平坦化过程中，位于沟槽隔离结构上方的部分孔洞可能会暴露，或者更接近平坦化后的氧化硅层102表面。请参考图1C，去除所述掩膜层101。通常采用湿法刻蚀工艺去除所述掩膜层101。所述掩膜层101的材料为氮化硅，所述湿法刻蚀工艺采用的刻蚀溶液为磷酸溶液。所述湿法刻蚀工艺对氮化硅具有较高的选择性，但是对于氧化硅也会产生一定的刻蚀，使得靠近氧化硅层102表面的孔洞暴露，导致氧化硅层102的隔离效果下降。为了解决上述问题，本技术提出一种新的半导体结构，可以减少孔洞，提高隔离结构的隔离效果。下面结合附图对本技术提供的半导体结构及其形成方法的具体实施方式做详细说明。请参考图2，提供衬底200，在所述衬底200表面形成具有开口201的图形化掩膜层202。所述衬底200可以为单晶硅衬底、Ge衬底、SiGe衬底、绝缘体上硅(SOI)衬底或绝缘体上锗(GOI)衬底等；根据器件的实际需求，可以选择合适的半导体层作为所述衬底200，在此不作限定。该具体实施方式中，所述衬底200为单晶硅层。所述衬底200内还可以形成有掺杂区或半导体器件等。所述图形化掩膜层202的材料可以为氮化硅层或者氧化硅与氮化硅的叠层等，该具体实施方式中，所述图形化掩膜层202的材料为氮化硅。所述图形化掩膜层202的形成方法包括：在所述衬底200表面沉积掩膜材料层，在所述掩膜材料层表面形成光刻胶层，对所述光刻胶层通过曝光显影进行图形化，以所述图形化后的光刻胶层为掩膜，刻蚀所述掩膜材料层，形成暴露所述衬底200表面的开口201，然后去除光刻胶层。所述图形化掩膜层202的材料为氮化硅。所述开口201可以为孔状或长条形。该具体实施方式中，所述开口201用于限定后续在衬底200内形成的浅沟槽隔离结构的位置和形状，所述开口201为长条形。在其他具体实施方式中，所述开口201还可以为孔状。根据待形成的刻蚀图形不同，所述不同位置处的开口201可以具有不同的图形和尺寸。请参考图3，沿所述开口201刻蚀所述衬底200，在所述衬底200内形成刻蚀图形301。可以采用干法刻蚀工艺对所述衬底200进行刻蚀，形成与所述开口201形状对应的刻蚀图形301。所述干法刻蚀工艺具有各向异性。该具体实施方式中，所述刻蚀图形301包括具有较大关键尺寸的刻蚀图形和较小关键尺寸的刻蚀图形。请参考图4，形成填充满所述刻蚀图形301(请参考图3)并覆盖所述图形化掩膜层202的介电层401。所述介电层401的材料可以氧化硅、掺氮氧化硅等绝缘介电材料。可以采用化学气相沉积工艺、等离子体增强化学气相沉积工艺等方法在所述衬底200上沉积形成所述介电层401。所述介电层401填充于所述刻蚀图形301内，并且覆盖所述图形化掩膜层202。该具体实施方式中，所述介电层401的材料为氧化硅，所述氧化硅采用化学气相沉积工艺形成。对于关键尺寸较大的刻蚀图形，所述介电层401能够完全填充满所述刻蚀图形；对于关键尺寸较小的刻蚀图形，由于气相沉积过程中，刻蚀图形顶部的沉积速率大于底部的沉积速率，会导致在刻蚀图形内填充的介电材料内形成有孔洞。该具体实施方式中，所述关键尺寸较小的刻蚀图形内的介电层401内形成有孔洞402。部分孔洞402顶部高于所述图形化掩膜层202的表面高度或者接近所述图形化掩膜层202的表面高度。请参考图5，对所述介电层401进行平坦化，暴露出所述图形化掩膜层202的表面。在该具体实施方式中，可以以所述图形化掩膜层202作为停止层，采用化学研磨工艺(CMP)对所述介电层401进行平坦化。由于介电层401内的部分孔洞402顶部高于所述图形化掩膜层202的表面，在对所述介电层401进行平坦化之后，部分孔洞402暴露于所述介电层401表面。对所述介电层进行平坦化后，部分孔洞402暴露于平坦化后的所述介电层401a表面，或者接近所述介电层401a表面，导致所述介电层401a的隔离性能变差。请参考图6，采用湿法刻蚀工艺去除所述图形化掩膜层202(请参考图5)，所述湿法刻蚀工艺在刻蚀去除所述图形化掩膜层202的同时，对所述介电层401a进行逆刻蚀，在所述介电层401a表面形成逆刻蚀层601。该具体实施方式中所述图形化掩膜层202的材料为氮化硅，所述介电层401a的材料为氧化硅，采用对所述图形化掩膜层202具有较高刻蚀选择性的刻蚀溶液对所述图形化掩膜层202进行刻蚀，较佳的，对所述图形化掩膜层202和介电层401a的刻蚀比大于100:1。进一步的，所述湿法刻蚀溶液对所述介电层401a还具有可逆刻蚀性，且负刻蚀速率大于正刻蚀速率，使得在刻蚀去除所本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包括：衬底；位于所述衬底内的刻蚀图形；填充于所述刻蚀图形内的隔离层；所述隔离层包括介电层和位于所述介电层顶部的逆刻蚀层，所述逆刻蚀层通过湿法刻工艺对所述介电层进行逆刻蚀而形成。

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底；位于所述衬底内的刻蚀图形；填充于所述刻蚀图形内的隔离层；所述隔离层包括介电层和位于所述介电层顶部的逆刻蚀层，所述逆刻蚀层通过湿法刻工艺对所述介电层进行逆刻蚀而形成。2.根据权利要求1所述的半导体结构，其特征在于，所述隔离层的介电层内具有孔洞，部分孔洞暴...

【专利技术属性】
技术研发人员：刘云云，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽,34