一种CMOS数据清除电路及计算机设备制造技术

本发明专利技术实施例提供了一种CMOS数据清除电路及计算机设备，涉及计算机设备技术领域，CMOS数据清除电路包括复位信号输出电路、第一延时模块、第二延时模块、嵌入式控制器、CMOS数据清除模块，复位信号输出电路用于输出复位信号至所述第一延时模块。第一延时模块接收到复位信号并延时第一预设时长后，发送重启信号至嵌入式控制器和第二延时模块。第二延时模块接收到重启信号并延时第二预设时长后，发送清除信号至CMOS数据清除模块，以使清除CMOS芯片中的数据。由于在使用复位键重启嵌入控制器时，使用嵌入控制器的重启信号触发清除CMOS芯片中的数据，仅利用现有按键实现清除功能，避免拆机动作，简化维修或者售后操作流程。

A CMOS Data Clearing Circuit and Computer Equipment

【技术实现步骤摘要】
一种CMOS数据清除电路及计算机设备
本专利技术实施例涉及计算机设备
，尤其涉及一种CMOS数据清除电路及计算机设备。
技术介绍
目前电脑设计均带有实时时钟(Real-TimeClock，简称RTC)电池，该电池可以是纽扣电池或者集成到系统电池中，用以来维持系统在关机断电情况下对时间的保持及基本输入输出系统(BasicInputOutputSystem，BIOS)中的相关设定不变。当机器需要清除互补金属氧化物半导体(ComplementaryMetalOxideSemiconductor，简称CMOS)时，目前均是拆机拔除电池来达到清除CMOS的目的，此操作在用户端很难完成，并且增加烧机的风险。
技术实现思路
由于通过拆机拔除电池来清除CMOS数据，在用户端很难完成，并且增加烧机的风险的问题，本专利技术实施例提供了一种CMOS数据清除电路及计算机设备。一方面，本专利技术实施例提供了一种CMOS数据清除电路，包括：复位信号输出电路、第一延时模块、第二延时模块、嵌入式控制器、CMOS数据清除模块；所述复位信号输出电路用于输出复位信号至所述第一延时模块；所述第一延时模块用于接收到所述复位信号并延时第一预设时长后，发送重启信号至所述嵌入式控制器和所述第二延时模块；所述第二延时模块用于接收到所述重启信号并延时第二预设时长后，发送清除信号至所述CMOS数据清除模块；所述CMOS数据清除模块用于在接收到所述清除信号时清除CMOS芯片中的数据。可选地，所述复位信号输出电路包括复位键；在所述复位键闭合时，所述复位信号输出电路输出复位信号，所述复位信号为低电平。可选地，所述第一延时模块包括第一开关、第一电阻、第二电阻、第一电容；所述第一开关的第一端与所述复位信号输出电路连接，所述第一开关的第二端与第一电阻连接，所述第一开关的第三端接地；所述第二电阻的一端与第一电源连接，所述第二电阻的另一端与第一节点连接，所述第一节点为所述第一电阻与所述第一电容之间的节点；所述第一电容的一端与所述第一节点连接，所述第一电容的另一端接地；所述第一节点分别与所述嵌入式控制器和所述第二延时模块连接。可选地，所述第二延时模块包括第二开关、第三电阻、第四电阻、第二电容；所述第二开关的第一端与所述第一延时模块连接，所述第二开关的第二端与第三电阻连接，所述第二开关的第三端接地；所述第四电阻的一端与第二电源连接，所述第四电阻的另一端与第二节点连接，所述第二节点为所述第三电阻与所述第二电容之间的节点；所述第二电容的一端与所述第二节点连接，所述第二电容的另一端接地；所述第二节点与所述CMOS数据清除模块连接。可选地，所述第二延时模块还包括第三电容；所述第三电容的一端与所述第二开关的第一端连接，所述第三电容的另一端接地。可选地，所述第一开关为第一MOS型场效应管，所述第一MOS型场效应管的栅极与所述复位信号输出电路连接，所述第一MOS型场效应管的漏极与第一电阻连接，所述第一MOS型场效应管的源极接地；所述第二开关为第二MOS型场效应管，所述第二MOS型场效应管的栅极与所述第一延时模块连接，所述第二MOS型场效应管的漏极与第三电阻连接，所述第二MOS型场效应管的源极接地。可选地，所述第一预设时长是根据所述第二电阻和所述第一电容确定的；所述第二预设时长是根据所述第四电阻和所述第二电容确定的。可选地，所述CMOS数据清除模块包括第三开关；所述第三开关的第一端与所述第二延时模块连接，所述第三开关的第二端与CMOS芯片连接，所述第三开关的第三端接地。可选地，所述第三开关为第三MOS型场效应管，所述第三MOS型场效应管的栅极与所述第二延时模块连接，所述第三MOS型场效应管的漏极与CMOS芯片连接，所述第三MOS型场效应管的源极接地。一方面，本专利技术实施例提供了一种计算机设备，包括上述CMOS数据清除电路。本专利技术实施例中，CMOS数据清除电路包括复位信号输出电路、第一延时模块、第二延时模块、嵌入式控制器、CMOS数据清除模块，其中，复位信号输出电路用于输出复位信号至所述第一延时模块。第一延时模块用于接收到复位信号并延时第一预设时长后，发送重启信号至嵌入式控制器和第二延时模块。第二延时模块用于接收到重启信号并延时第二预设时长后，发送清除信号至CMOS数据清除模块，以使CMOS数据清除模块清除CMOS芯片中的数据。由于在使用复位键重启嵌入控制器时，使用嵌入控制器的重启信号触发清除CMOS芯片中的数据，仅利用现有按键实现清除CMOS功能，避免拆机动作，简化维修或者售后操作流程。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的一种CMOS数据清除电路的结构示意图；图2为本专利技术实施例提供的一种CMOS数据清除电路的结构示意图；图3为本专利技术实施例提供的一种CMOS数据清除电路的结构示意图；图4为本专利技术实施例提供的一种CMOS数据清除电路的结构示意图；图5为本专利技术实施例提供的一种CMOS数据清除电路的结构示意图；图6为本专利技术实施例提供的一种CMOS数据清除电路的结构示意图；图7为本专利技术实施例提供的一种CMOS数据清除电路的结构示意图；图8为本专利技术实施例提供的一种CMOS数据清除电路的结构示意图；图9为本专利技术实施例提供的一种CMOS数据清除电路的结构示意图；图10为本专利技术实施例提供的一种计算机设备的结构示意图。具体实施方式为了使本专利技术的目的、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。本专利技术实施例中的CMOS数据清除电路可以应用于各类计算机设备，用于清除计算机设备中CMOS芯片中的数据，其中，计算机设备可以是智能手机、平板电脑或便携式个人计算机等。图1示例性示出了本专利技术实施例提供的一种CMOS数据清除电路，包括：复位信号输出电路101、第一延时模块102、第二延时模块103、嵌入式控制器104、CMOS数据清除模块105。其中，复位信号输出电路101用于输出复位信号至第一延时模块102，第一延时模块102用于接收到复位信号并延时第一预设时长后，发送重启信号至嵌入式控制器104和第二延时模块103，第二延时模块103用于接收到重启信号并延时第二预设时长后，发送清除信号至CMOS数据清除模块105，CMOS数据清除模块105用于在接收到清除信号时清除CMOS芯片中的数据。可选地，嵌入式控制器104在接收到重启信号时，强制进行重启。由于在使用复位键重启嵌入控制器时，使用嵌入控制器的重启信号触发清除CMOS芯片中的数据，仅利用现有按键实现清除CMOS功能，避免拆机动作，简化维修或者售后操作流程。在一种可能的实施方式中，如图2所示，复位信号输出电路101包括复位键201，在复位键201闭合时，复位信号输出电路101输出复位信号，复位信号为低电平。具体实施中，复位键201可以是计算机设备的复位键，复位信号输出电路101输出的复位信号的时间可以根据用户按住复位键使复位键处于闭本文档来自技高网...

【技术保护点】
1.一种CMOS数据清除电路，其特征在于，包括：复位信号输出电路、第一延时模块、第二延时模块、嵌入式控制器、CMOS数据清除模块；所述复位信号输出电路用于输出复位信号至所述第一延时模块；所述第一延时模块用于接收到所述复位信号并延时第一预设时长后，发送重启信号至所述嵌入式控制器和所述第二延时模块；所述第二延时模块用于接收到所述重启信号并延时第二预设时长后，发送清除信号至所述CMOS数据清除模块；所述CMOS数据清除模块用于在接收到所述清除信号时清除CMOS芯片中的数据。

【技术特征摘要】
1.一种CMOS数据清除电路，其特征在于，包括：复位信号输出电路、第一延时模块、第二延时模块、嵌入式控制器、CMOS数据清除模块；所述复位信号输出电路用于输出复位信号至所述第一延时模块；所述第一延时模块用于接收到所述复位信号并延时第一预设时长后，发送重启信号至所述嵌入式控制器和所述第二延时模块；所述第二延时模块用于接收到所述重启信号并延时第二预设时长后，发送清除信号至所述CMOS数据清除模块；所述CMOS数据清除模块用于在接收到所述清除信号时清除CMOS芯片中的数据。2.如权利要求1所述的电路，其特征在于，所述复位信号输出电路包括复位键；在所述复位键闭合时，所述复位信号输出电路输出复位信号，所述复位信号为低电平。3.如权利要求1所述的电路，其特征在于，所述第一延时模块包括第一开关、第一电阻、第二电阻、第一电容；所述第一开关的第一端与所述复位信号输出电路连接，所述第一开关的第二端与第一电阻连接，所述第一开关的第三端接地；所述第二电阻的一端与第一电源连接，所述第二电阻的另一端与第一节点连接，所述第一节点为所述第一电阻与所述第一电容之间的节点；所述第一电容的一端与所述第一节点连接，所述第一电容的另一端接地；所述第一节点分别与所述嵌入式控制器和所述第二延时模块连接。4.如权利要求1至3任一所述的电路，其特征在于，所述第二延时模块包括第二开关、第三电阻、第四电阻、第二电容；所述第二开关的第一端与所述第一延时模块连接，所述第二开关的第二端与第三电阻连接，所述第二开关的第三端接地；所述第四电阻的一端与第二电源连接，所述第四电阻的另一端与第...

【专利技术属性】
技术研发人员：张雷，王文章，吴志宏，姜建平，
申请(专利权)人：无锡睿勤科技有限公司，
类型：发明
国别省市：江苏,32