半导体基板及驱动方法技术

一种半导体基板及驱动方法，其中半导体基板包括数据线、扫描线、电容控制线、第一晶体管、像素电极、第二晶体管、存储电容以及第三晶体管。第一晶体管的第一端电性连接至数据线。第一晶体管的控制端电性连接至扫描线。像素电极电性连接至第一晶体管的第二端。第二晶体管的第一端电性连接至第一晶体管的第二端。存储电容电性连接至第二晶体管的第二端。第三晶体管的第一端电性连接至电容控制线。第三晶体管的控制端电性连接至扫描线，而第三晶体管的一第二端电性连接至第二晶体管的控制端。此外，一种驱动方法也被提出。

Semiconductor Substrate and Driving Method

【技术实现步骤摘要】
半导体基板及驱动方法
本专利技术涉及一种半导体基板及驱动方法。
技术介绍
随着显示科技的发展，显示面板已广泛地应用在日常生活中。以移动电子装置(例如：手机、手表、平板电脑、笔记本电脑等)的应用为例，显示面板的其中一项重要特性是消耗功率。若显示面板的消耗功率低，即显示面板省电，则有助于延长移动电子装置的使用时间。在现有技术中，为降低显示面板的消耗功率，可调降显示图像的更新频率，例如：30Hz或15Hz。然而，更新频率低时，显示面板的像素结构的漏电量高，而于特定灰阶画面下产生闪烁(flick)问题。为改善闪烁问题，可增加显示面板的像素结构的存储电容。然而，存储电容增加时，像素结构的充电率可能不足，而影响显示品质。此外，存储电容的增加还会使显示面板更耗电。
技术实现思路
本专利技术提供一种半导体基板，采用此半导体基板能实现显示品质佳且省电的显示面板。本专利技术提供一种驱动方法，利用此驱动方法来驱动显示面板的半导体基板能降低显示面板的耗电量并兼顾显示品质。本专利技术的半导体基板，包括基底、数据线、扫描线、电容控制线、第一晶体管、像素电极、第二晶体管、存储电容以及第三晶体管。数据线、扫描线及电容控制线设置于基底上。第一晶体管的第一端电性连接至数据线。第一晶体管的控制端电性连接至扫描线。像素电极电性连接至第一晶体管的第二端。第二晶体管的第一端电性连接至第一晶体管的第二端。存储电容电性连接至第二晶体管的第二端。第三晶体管的第一端电性连接至电容控制线。第三晶体管的控制端电性连接至扫描线。第三晶体管的第二端电性连接至第二晶体管的控制端。在本专利技术的一实施例中，上述的第二晶体管于基底上的一垂直投影位于第一晶体管于基底上的一垂直投影与第三晶体管于基底上的垂直投影之间。在本专利技术的一实施例中，上述的第二晶体管于基底上的一垂直投影位于扫描线于基底上的一垂直投影与存储电容于基底上的一垂直投影之间。在本专利技术的一实施例中，上述的数据线在第一方向上延伸，扫描线在第二方向上延伸，第二晶体管的控制端在第三方向上延伸，且第三方向与第一方向及第二方向交错。在本专利技术的一实施例中，上述的第二方向与第三方向具有夹角θ，且0°<θ<60°。在本专利技术的一实施例中，上述的第二晶体管包括在第四方向上延伸的半导体图案，而第三方向与第一方向、第二方向及第四方向交错。在本专利技术的一实施例中，上述的第二方向与第四方向具有夹角Φ，且0°<Φ<60°。在本专利技术的一实施例中，上述的第三方向与第四方向具有夹角α，且0°<α≤90°。在本专利技术的一实施例中，上述的存储电容包括绝缘层及导电图案。绝缘层设置于第二晶体管的第二端上。像素电极设于绝缘层上。导电图案设置于绝缘层上。导电图案与像素电极分离。导电图案通过绝缘层的接触窗电性连接至第二晶体管的第二端，其中导电图案与第二晶体管的第二端重叠。在本专利技术的一实施例中，上述的半导体基板还包括共用电极，设置于基底上。共用电极与像素电极重叠，以形成一显示介质电容。存储电容的电容值大于显示介质电容的电容值的一半。在本专利技术的一实施例中，上述的第一晶体管的半导体图案具有一通道宽长比第二晶体管的半导体图案具有通道宽长度而在本专利技术的一实施例中，上述的第三晶体管的一半导体图案具有一通道宽长比而本专利技术的驱动方法用以驱动半导体基板。半导体基板包括多个像素结构，多个像素结构的每一个包括数据线、扫描线、电容控制线、第一晶体管、像素电极、第二晶体管以及存储电容，其中第一晶体管的第一端电性连接至数据线，第一晶体管的控制端电性连接至扫描线，第一晶体管的第二端电性连接至像素电极，第二晶体管的第一端电性连接至第一晶体管的第二端，第二晶体管的控制端电性连接至电容控制线，且第二晶体管的第二端电性连接至存储电容。上述驱动方法包括：根据多个像素结构的至少一者的至少一数据线的至少一数据信号，决定多个像素结构的至少一者的至少一第二晶体管的开启或关闭。在本专利技术的一实施例中，上述根据多个像素结构的至少一者的至少一数据线的至少一数据信号，决定多个像素结构的至少一者的至少一第二晶体管的开启或关闭的步骤包括：判断当多个像素结构的至少一者的至少一数据线的至少一数据信号的灰阶值介于第一预设值与第二预设值之间时，使多个像素结构的至少一者的至少一第二晶体管开启，其中第一预设值小于第二预设值。在本专利技术的一实施例中，上述根据多个像素结构的至少一者的至少一数据线的至少一数据信号，决定多个像素结构的至少一者的至少一第二晶体管的开启或关闭的步骤包括：判断当多个像素结构的至少一者的至少一数据线的至少一数据信号的灰阶值小于第一预设值时，使多个像素结构的至少一者的至少一第二晶体管关闭。在本专利技术的一实施例中，上述根据多个像素结构的至少一者的至少一数据线的至少一数据信号，决定多个像素结构的至少一者的至少一第二晶体管的开启或关闭的步骤包括：判断当多个像素结构的至少一者的至少一数据线的至少一数据信号的灰阶值大于第二预设值时，使多个像素结构的至少一者的至少一第二晶体管关闭。在本专利技术的一实施例中，上述的多个像素结构用以显示多个图像，而驱动方法还包括：根据多个图像的多个特性，决定多个像素结构的多个第二晶体管的开启或关闭。在本专利技术的一实施例中，上述的多个图像包括第一图像及第二图像，多个像素结构包括用以显示第一图像的多个第一像素结构和用以显示第二图像的多个第二像素结构，而根据多个像素结构的多个图像的多个特性，决定多个像素结构的多个第二晶体管的开启或关闭的步骤包括：判断当第一图像包括灰色画面及穿插于灰色画面中的白色文字时，使多个第一像素结构的多个第二晶体管关闭；以及判断当第二图像包括一全灰画面时，使多个第二像素结构的多个第二晶体管开启。在本专利技术的一实施例中，上述根据多个像素结构的多个图像的多个特性，决定多个像素结构的多个第二晶体管的开启或关闭的步骤包括：根据多个图像的多个更新频率，决定多个像素结构的多个第二晶体管的开启或关闭。在本专利技术的一实施例中，上述的多个图像包括第一图像及第二图像，多个像素结构包括用以显示第一图像的多个第一像素结构和用以显示第二图像的多个第二像素结构，而根据多个像素结构的多个图像的多个更新频率，决定多个像素结构的多个第二晶体管的开启或关闭的步骤包括：判断当第一图像的更新频率等于或低于第一预设频率时，使多个第一像素结构的多个第二晶体管的开启；以及判断当第二图像的更新频率等于或高于第二预设频率时，使多个第二像素结构的多个第二晶体管的关闭，其中第一预设频率高于第二预设频率。在本专利技术的一实施例中，上述的多个像素结构的多条数据线的多个数据信号的每一个介于一高数据电位Vdh与一低数据电位Vdl，多个像素结构的多条扫描线的多个扫描信号的每一个介于一高扫描电位Vgh与一低扫描电位Vgl，多个像素结构的多条电容控制线的多个控制信号的每一个介于一高控制电位Vch与一低控制电位Vcl，Vdh<Vch<Vgh，且Vgl<Vcl<Vdl。基于上述，在本专利技术一实施例中，可根据欲显示的灰阶值及/或与欲显示的图像的更新频率来决定是否开启第二晶体管，以对存储电容充电。因此，采用本专利技术一实施例的半导体基板的显示面板可改善闪烁问题且能达到省电的效果。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合本文档来自技高网...

【技术保护点】
1.一种半导体基板，包括：一基底；一数据线、一扫描线及一电容控制线，设置于该基底上；一第一晶体管，其中该第一晶体管的一第一端电性连接至该数据线，而该第一晶体管的一控制端电性连接至该扫描线；一像素电极，电性连接至该第一晶体管的一第二端；一第二晶体管，其中该第二晶体管的一第一端电性连接至该第一晶体管的该第二端；一存储电容，电性连接至该第二晶体管的一第二端；以及一第三晶体管，其中该第三晶体管的一第一端电性连接至该电容控制线，该第三晶体管的一控制端电性连接至该扫描线，而该第三晶体管的一第二端电性连接至该第二晶体管的一控制端。

【技术特征摘要】
2019.02.01 TW 108104020;2018.08.10 US 62/717,2601.一种半导体基板，包括：一基底；一数据线、一扫描线及一电容控制线，设置于该基底上；一第一晶体管，其中该第一晶体管的一第一端电性连接至该数据线，而该第一晶体管的一控制端电性连接至该扫描线；一像素电极，电性连接至该第一晶体管的一第二端；一第二晶体管，其中该第二晶体管的一第一端电性连接至该第一晶体管的该第二端；一存储电容，电性连接至该第二晶体管的一第二端；以及一第三晶体管，其中该第三晶体管的一第一端电性连接至该电容控制线，该第三晶体管的一控制端电性连接至该扫描线，而该第三晶体管的一第二端电性连接至该第二晶体管的一控制端。2.如权利要求1所述的半导体基板，其中该第二晶体管于该基底上的一垂直投影位于该第一晶体管于该基底上的一垂直投影与该第三晶体管于该基底上的一垂直投影之间。3.如权利要求1所述的半导体基板，其中该第二晶体管于该基底上的一垂直投影位于该扫描线于该基底上的一垂直投影与该存储电容于该基底上的一垂直投影之间。4.如权利要求1所述的半导体基板，其中该数据线在一第一方向上延伸，该扫描线在一第二方向上延伸，该第二晶体管的该控制端在一第三方向上延伸，且该第三方向与该第一方向及该第二方向交错。5.如权利要求4所述的半导体基板，其中该第二方向与该第三方向具有一夹角θ，且0°<θ<60°。6.如权利要求4所述的半导体基板，其中该第二晶体管包括在一第四方向上延伸的一半导体图案，而该第三方向与该第一方向、该第二方向及该第四方向交错。7.如权利要求6所述的半导体基板，其中该第二方向与该第四方向具有一夹角Φ，且0°<Φ<60°。8.如权利要求6所述的半导体基板，其中该第三方向与该第四方向具有一夹角α，且0°<α≤90°。9.如权利要求1所述的半导体基板，其中该存储电容包括：一绝缘层，设置于该第二晶体管的该第二端上，其中该像素电极设于该绝缘层上；以及一导电图案，设置于该绝缘层上，与该像素电极分离，且通过该绝缘层的一接触窗电性连接至该第二晶体管的该第二端，其中该导电图案与该第二晶体管的该第二端重叠。10.如权利要求1所述的半导体基板，还包括：一共用电极，设置于该基底上，其中该共用电极与该像素电极重叠，以形成一显示介质电容；该存储电容的电容值大于该显示介质电容的电容值的一半。11.如权利要求1所述的半导体基板，其中该第一晶体管的一半导体图案具有一通道宽长比该第二晶体管的一半导体图案具有一通道宽长度而12.如权利要求11所述的半导体基板，其中该第三晶体管的一半导体图案具有一通道宽长比而13.一种驱动方法，用以驱动一半导体基板，其中该半导体基板包括多个像素结构，所述多个像素结构的每一个包括一数据线、一扫描线、一电容控制线、一第一晶体管、一像素电极、一第二晶体管以及一存储电容，该第一晶体管的一第一端电性连接至该数据线，该第一晶体管的一控制端电性连接至该扫描线，该第一晶体管的一第二端电性连接至该像素电极，该第二晶体管的一第一端电性连接至该第一晶体管的该第二端，该第二晶体管的一控制端电性连接至该电容控制线，该第二晶体管的一第二端电性连接至该存储电容，而该驱动方法包括：根据所述多个像素结构的至少一者的至少一数据线的至少一数据信号，决定所述多个像素结构的该至少一者的至少一第二...

【专利技术属性】
技术研发人员：张哲嘉，王贤军，刘品妙，庄铭宏，李明贤，陈信学，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾,71