半导体器件的形成方法技术

本发明专利技术公开了一种半导体器件的形成方法，包括：在半导体衬底上形成金属连接层，并在金属连接层上形成盖层；形成低k介电层，低k介电层形成于盖层的上方，在低k介电层上形成层间介质层，并在层间介质层上形成硬掩膜层；以硬掩膜层为掩膜刻蚀层间介质层以形成连接孔，暴露低k介电层；形成覆盖连接孔的内壁的侧墙；和除去暴露的低k介电层和硬掩膜层。避免低k介电层出现刻蚀过度产生的缺陷，保证了低k介电层结构尺寸的规整。

Formation of Semiconductor Devices

【技术实现步骤摘要】
半导体器件的形成方法
本专利技术涉及半导体制造领域，特别涉及一种半导体器件的形成方法。
技术介绍
随着半导体器件尺寸的减小，不同半导体器件之间的位置开始由平面向立体堆叠方向发展，不同的半导体器件之间通过金属线连接。在形成金属连接线时，通常要在器件之间形成金属连接孔，从而填充金属材料。现有技术中，通常以硬掩膜层为掩膜形成金属连接孔，暴露出低k介电层，然后用湿法刻蚀工艺先去除硬掩膜层，然后去除低k介电层。这种工艺容易在除去硬掩膜层后对低k介电层造成不可控的缺陷损伤，降低了半导体器件的性能。因此，亟需一种既能除去硬掩膜层又不会对低k介电层造成缺陷损伤的半导体器件的形成方法。
技术实现思路
本专利技术实施例公开了一种半导体器件的形成方法，在形成的连接孔内壁形成侧墙，后续再利用原子层刻蚀工艺去除低k介电层和硬掩膜层，避免对余下的低k介电层过度刻蚀而出现缺陷。本专利技术公开了一种半导体器件的形成方法，包括：在半导体衬底上形成金属连接层，并在金属连接层上形成盖层；形成低k介电层，低k介电层形成于盖层的上方，在低k介电层上形成层间介质层，并在层间介质层上形成硬掩膜层；以硬掩膜层为掩膜刻蚀层间介质层以形成连接孔，暴露低k介电层；形成覆盖连接孔的内壁的侧墙；和除去暴露的低k介电层和硬掩膜层。根据本专利技术的一个方面，形成硬掩膜层的材料包括：TiN、TaN、AlN中的一种或多种。根据本专利技术的一个方面，形成低k介电层的材料包括：AlN和/或Al2O3。根据本专利技术的一个方面，形成低k介电层的工艺为原子层沉积工艺。根据本专利技术的一个方面，除去暴露的低k介电层和硬掩膜层的工艺过程包括：先除去低k介电层，再除去硬掩膜层。根据本专利技术的一个方面，除去低k介电层的工艺包括原子层刻蚀工艺。根据本专利技术的一个方面，原子层刻蚀工艺的工艺步骤包括：乙酰丙酮锡Sn(acac)2、氟化氢HF与低k介电层中的Al2O3进行化学反应，生成易去除的产物Al(acac)3，不断地进行化学反应，直至将暴露的低k介电层除去，化学反应的温度为150℃～250℃。根据本专利技术的一个方面，除去硬掩膜层的工艺为干法刻蚀工艺。根据本专利技术的一个方面，干法刻蚀工艺包括第一化学干法刻蚀。根据本专利技术的一个方面，第一化学干法刻蚀的工艺条件包括：气体CF4、N2、O2中的一种或多种混合，CF4的气体流量范围为10sccm～50sccm，N2的气体流量范围为30sccm～100sccm，O2的气体流量范围为5sccm～30sccm，反应温度范围为20℃～70℃，反应时间范围为100s～300s。根据本专利技术的一个方面，第一化学干法刻蚀对硬掩膜层和对层间介质层的刻蚀选择比大于等于100。根据本专利技术的一个方面，第一化学干法刻蚀对硬掩膜层和对侧墙的刻蚀选择比大于等于20。根据本专利技术的一个方面，还包括：去除硬掩膜层后，去除盖层和侧墙。根据本专利技术的一个方面，除去暴露的低k介电层和硬掩膜层的工艺过程还包括：先去除低k介电层，再同时去除硬掩膜层和盖层。根据本专利技术的一个方面，同时除去硬掩膜层和盖层的工艺包括第二化学干法刻蚀。根据本专利技术的一个方面，第二化学干法刻蚀的工艺条件包括：气体CF4、N2、O2、Ar中的一种或多种混合，CF4的气体流量范围为10sccm～50sccm，N2的气体流量范围为30sccm～100sccm，O2的气体流量范围为5sccm～30sccm，Ar的气体流量范围为10sccm～100sccm，反应温度范围为20℃～70℃，反应时间范围为100s～300s。根据本专利技术的一个方面，第二化学干法刻蚀对硬掩膜层和对层间介质层的刻蚀选择比大于等于100。根据本专利技术的一个方面，第二化学干法刻蚀对硬掩膜层和对侧墙的刻蚀选择比大于等于1。根据本专利技术的一个方面，还包括：同时除去低k介电层和硬掩膜层。根据本专利技术的一个方面，同时除去低k介电层和硬掩膜层的工艺包括第三化学干法刻蚀工艺。根据本专利技术的一个方面，第三化学干法刻蚀工艺的工艺条件包括：气体H2和气体CF4、N2、O2中的一种或多种混合，H2的气体流量范围为200sccm～1000sccm，CF4的气体流量范围为10sccm～50sccm，N2的气体流量范围为30sccm～100sccm，O2的气体流量范围为5sccm～30sccm，反应温度范围为20℃～70℃，反应时间范围为100s～300s。根据本专利技术的一个方面，还包括：除去低k介电层和硬掩膜层后，利用温度范围为50℃～90℃去离子水清洗刻蚀产物。根据本专利技术的一个方面，还包括：去离子水清洗刻蚀产物后，再利用第三化学干法刻蚀去除盖层。根据本专利技术的一个方面，侧墙的材料包括SiN和/或SiON。与现有技术相比，本专利技术实施例的技术方案具备以下优点：在本专利技术实施例中，形成覆盖连接孔内壁的侧墙。形成侧墙能够保证后续刻蚀工艺不会对连接孔的内壁造成破坏，保证了连接孔尺寸的规整。同时，除去暴露的低k介电层和硬掩膜层。根据不同的刻蚀工艺，将低k介电层同时去除或者，先去除低k介电层，在去除硬掩膜层，保证了余下低k介电层不会出现过度刻蚀带来的缺陷。进一步的，除去低k介电层的工艺包括原子层刻蚀工艺。原子层刻蚀工艺的过程比较容易控制，同时也能够较快地将低k介电层去除，而且不会对低k介电层过度刻蚀，保证了低k介电层结构的规整。附图说明图1-图5是根据本专利技术一个实施例形成连接孔的截面结构示意图；图6-图7是根据本专利技术另一个实施例形成连接孔的截面结构示意图；图8-图10是根据本专利技术又一个实施例形成连接孔的截面结构示意图。具体实施方式如前所述，现有的技术方案在形成连接孔时，连接孔底部的低k介电层被过度刻蚀而出现缺陷。经研究发现，造成上述问题的原因为：形成连接孔暴露低k介电层后，利用湿法刻蚀工艺刻蚀低k介电层与硬掩膜层，造成低k介电层过度刻蚀，形成缺陷。为了解决该问题，本专利技术提供了一种半导体器件的形成方法，利用原子层刻蚀工艺去除暴露的低k介电层，保证了低k介电层尺寸结构的规整。现在将参照附图来详细描述本专利技术的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本专利技术范围的限制。此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本专利技术及其应用或使用的任何限制。对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。第一实施例。请参考图1，在衬底100上依次形成金属连接层110、盖层120、低k介电层130、层间介质层140以及硬掩膜层150。衬底100作为后续半导体器件的形成基础。衬底100的材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。具体的，在本专利技术实施例中，衬底100的材料为未掺杂的单晶硅。衬底100还可以包含有其他的半导体部件(未标出)。金属连接层110用于连接半导体本文档来自技高网...

【技术保护点】
1.一种半导体器件的形成方法，其特征在于，包括：在半导体衬底上形成金属连接层，并在所述金属连接层上形成盖层；形成低k介电层，所述低k介电层形成于所述盖层的上方，在所述低k介电层上形成层间介质层，并在所述层间介质层上形成硬掩膜层；以所述硬掩膜层为掩膜刻蚀所述层间介质层以形成连接孔，暴露所述低k介电层；形成覆盖所述连接孔的内壁的侧墙；和除去暴露的所述低k介电层和所述硬掩膜层。

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：在半导体衬底上形成金属连接层，并在所述金属连接层上形成盖层；形成低k介电层，所述低k介电层形成于所述盖层的上方，在所述低k介电层上形成层间介质层，并在所述层间介质层上形成硬掩膜层；以所述硬掩膜层为掩膜刻蚀所述层间介质层以形成连接孔，暴露所述低k介电层；形成覆盖所述连接孔的内壁的侧墙；和除去暴露的所述低k介电层和所述硬掩膜层。2.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述硬掩膜层的材料包括：TiN、TaN、AlN中的一种或多种。3.根据权利要求2所述的半导体器件的形成方法，其特征在于，形成所述低k介电层的材料包括：AlN和/或Al2O3。4.根据权利要求3所述的半导体器件的形成方法，其特征在于，形成所述低k介电层的工艺为原子层沉积工艺。5.根据权利要求3所述的半导体器件的形成方法，其特征在于，除去暴露的所述低k介电层和所述硬掩膜层的工艺过程包括：先除去所述低k介电层，再除去所述硬掩膜层。6.根据权利要求5所述的半导体器件的形成方法，其特征在于，除去所述低k介电层的工艺包括原子层刻蚀工艺。7.根据权利要求6所述的半导体器件的形成方法，其特征在于，所述原子层刻蚀工艺的工艺步骤包括：乙酰丙酮锡Sn(acac)2、氟化氢HF与所述低k介电层中的Al2O3进行化学反应，生成易去除的产物Al(acac)3，不断地进行所述化学反应，直至将暴露的所述低k介电层除去，所述化学反应的温度为150℃～250℃。8.根据权利要求5所述的半导体器件的形成方法，其特征在于，除去所述硬掩膜层的工艺为干法刻蚀工艺。9.根据权利要求8所述的半导体器件的形成方法，其特征在于，所述干法刻蚀工艺包括第一化学干法刻蚀。10.根据权利要求9所述的半导体器件的形成方法，其特征在于，所述第一化学干法刻蚀的工艺条件包括：CF4、N2、O2三种气体的混合，CF4的气体流量范围为10sccm～50sccm，N2的气体流量范围为30sccm～100sccm，O2的气体流量范围为5sccm～30sccm，反应温度范围为20℃～70℃，反应时间范围为100s～300s。11.根据权利要求10所述的半导体器件的形成方法，其特征在于，所述第一化学干法刻蚀对所述硬掩膜层和对所述层间介质层的刻蚀选择比大于等于100。12.根据权利要求11所述的半导体器件的形成方法，其特征在于，所述第一化学干法刻蚀对所述硬掩膜层和对所述侧墙的刻蚀选择比大于等于20。13.根据权利要求5所述的...

【专利技术属性】
技术研发人员：张海洋，蒋鑫，钟伯琛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31