一种多芯片共用晶圆测试电路制造技术

本发明专利技术公开了一种多芯片共用晶圆测试电路，包括芯片测试接口、共用测试电路和共用测试引脚；所述芯片测试接口设于芯片内部，使用串行接口，用于共用测试电路与芯片内各功能模块之间的通讯；所述共用测试电路和共用测试引脚设于芯片间的切割道内或共用测试芯片内；所述共用测试电路，应用内建自我测试和自动测试模式降低对测试设备的依赖，完成芯片测试项目；所述共用测试引脚，用于共用测试电路与测试设备之间的通讯。本发明专利技术着重针对闪存类半导体产品或模块的特征，采用多芯片共用测试功能模块的方案，显著降低生产、研发成本，提高晶圆测试效率，并提高数据安全性。

A Multi-chip Common Wafer Test Circuit

【技术实现步骤摘要】
一种多芯片共用晶圆测试电路
本专利技术属于晶圆测试
，具体涉及一种多芯片共用晶圆测试电路。
技术介绍
随着半导体工艺的不停进步，在摩尔定律的驱动下，闪存类半导体产品的芯片面积及测试成本在不断缩减。而半导体芯片测试，尤其晶圆测试对保证产品性能、提升产品质量起着至关重要的作用,占产品总成本15%-20%的测试投入，直接决定着产品的市场竞争力。通常，现有技术中通过以下方式解决产品的晶圆测试难题：1）通过高端的测试设备和平台,能满足测试日益复杂的芯片功能及稳定性要求,但由于产品复杂性和多样性,高端测试设备会升高测试成本；2）寻求高端的探针卡，借助改善探针卡制程性能来提高测试稳定性是一种常见做法,但选择过于昂贵的探针卡同样会造成测试前期成本不必要的浪费；3）针对芯片的应用类型及芯片自身管脚需求数及功能特点,设计相应的内建自测试电路BIST（BuidinSelftest）,虽然能够适应性的解决测试需求，但复杂的电路设计浪费了大量的芯片空间资源。测试电路的复杂度、芯片面积以及测试硬件设备的功能及并行能力就构成了测试成本和效率中相互制约的三大因素。尤其是中低容量闪存相关产品，复杂的测试电路增加本文档来自技高网...

【技术保护点】
1.一种多芯片共用晶圆测试电路，其特征在于：包括芯片测试接口、共用测试电路和共用测试引脚；所述芯片测试接口设于芯片内部，使用串行接口，用于共用测试电路与芯片内各功能模块之间的通讯；所述共用测试电路和共用测试引脚设于芯片间的切割道内或共用测试芯片内；所述共用测试电路，应用内建自我测试和自动测试模式降低对测试设备的依赖，完成芯片测试项目；所述共用测试引脚，用于共用测试电路与测试设备之间的通讯。

【技术特征摘要】
1.一种多芯片共用晶圆测试电路，其特征在于：包括芯片测试接口、共用测试电路和共用测试引脚；所述芯片测试接口设于芯片内部，使用串行接口，用于共用测试电路与芯片内各功能模块之间的通讯；所述共用测试电路和共用测试引脚设于芯片间的切割道内或共用测试芯片内；所述共用测试电路，应用内建自我测试和自动测试模式降低对测试设备的依赖，完成芯片测试项目；所述共用测试引脚，用于共用测试电路与测试设备之间的通讯。2.根据权利要求1所述的一种多芯片共用晶圆测试电路，其特征在于：所述芯片测试接口在晶圆测试完成后使能信号关断，芯片测试接口不影响芯片运行。3.根据权利要求1所述的一种多芯片共用晶圆测试电路，其特征在于：所述共用测试电路包括通用测试接口、测试模式逻辑模块、测试寄存器和高压模块；所述通用测试接口包括片选多路选择器和输入输出模块；所述片选多路选择器根据系统的输入产生针对每个单一芯片的片选信号，并关断未选中芯片的电源及其它连接信号，完成与芯片测试接口的通讯；所述通用测试接口使用串行接口，对输入输出模块进行控制和驱动，通过测试引脚与测试设备通讯，以完成各项测试功能。4.根据权利要求1所述的一种多芯片...

【专利技术属性】
技术研发人员：杨源，蔡明祥，丛维，
申请(专利权)人：南京优存科技有限公司，
类型：发明
国别省市：江苏,32