包括不同类型的存储单元的半导体器件制造技术

一种半导体器件包括具有易失性存储区和非易失性存储区的基板。易失性存储区包括设置在基板中的单元电容器和连接到单元电容器的单元晶体管。非易失性存储区包括设置在基板上的多个非易失性存储单元。易失性存储区和非易失性存储区被并排设置。

Semiconductor Devices Including Different Types of Storage Units

【技术实现步骤摘要】
包括不同类型的存储单元的半导体器件
本专利技术构思涉及具有两种或更多种不同类型的存储单元的半导体器件及其形成方法。
技术介绍
多种电子设备使用非易失性存储器件和易失性存储器件。用于将非易失性存储器件和易失性存储器件安装在印刷电路板(PCB)上并通过引线将存储器件连接到PCB的技术在更高的集成度和/或更快的操作方面面临限制。
技术实现思路
本专利技术构思旨在提供一种有利于更高的集成度和/或更快的操作的半导体器件。此外，本专利技术构思旨在提供一种形成半导体器件的方法，该方法有利于更高的集成度和/或更快的操作。根据本专利技术构思的示例实施方式的半导体器件包括具有易失性存储区和非易失性存储区的基板。易失性存储区包括设置在基板中的单元电容器和连接到单元电容器的单元晶体管。非易失性存储区包括设置在基板上的多个非易失性存储单元。易失性存储区和非易失性存储区被并排设置。根据本专利技术构思的示例实施方式的半导体器件包括设置在基板中的易失性存储单元和设置在基板上的非易失性存储单元。根据本专利技术构思的示例实施方式的半导体器件包括设置在比基板的上表面低的水平处的单元电容器。单元晶体管连接到单元电容器。多个模层本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括具有易失性存储区和非易失性存储区的基板，其中所述易失性存储区包括：单元电容器，在所述基板中；和单元晶体管，连接到所述单元电容器，其中所述非易失性存储区具有在所述基板上的多个非易失性存储单元，并且其中所述易失性存储区和所述非易失性存储区是并排的。

【技术特征摘要】
2018.02.23 KR 10-2018-00219371.一种半导体器件，包括具有易失性存储区和非易失性存储区的基板，其中所述易失性存储区包括：单元电容器，在所述基板中；和单元晶体管，连接到所述单元电容器，其中所述非易失性存储区具有在所述基板上的多个非易失性存储单元，并且其中所述易失性存储区和所述非易失性存储区是并排的。2.如权利要求1所述的半导体器件，其中所述单元电容器在比所述基板的上表面低的水平处，并且其中所述多个非易失性存储单元在比所述基板的所述上表面高的水平处。3.如权利要求1所述的半导体器件，其中所述单元电容器包括：第一电极，在所述基板中；第二电极，面对所述第一电极；和电容器电介质层，在所述第一电极和所述第二电极之间，并且其中所述第二电极在所述基板中的电容器沟槽中。4.如权利要求3所述的半导体器件，其中所述电容器沟槽从所述基板的上表面朝向所述基板的内部设置，并且其中所述电容器沟槽具有大于水平宽度的高度。5.如权利要求3所述的半导体器件，其中所述第一电极的下表面在比所述电容器沟槽的底部低的水平处。6.如权利要求3所述的半导体器件，其中所述基板包括：第一阱，与所述基板的上表面相邻；第二肼，在比所述第一肼的水平低的水平处；和第三肼，在比所述第二肼的水平低的水平处，其中所述第二肼在所述第一肼和所述第三肼之间，其中所述第一阱和所述第三阱含有第一导电杂质，并且其中所述第二阱含有不同于所述第一导电杂质的第二导电杂质。7.如权利要求6所述的半导体器件，其中所述第一电极的下表面在与所述第二阱的下表面基本上相同的水平处。8.如权利要求6所述的半导体器件，其中所述第一电极包括：内电极，与所述电容器沟槽相邻；和外电极，围绕所述内电极的外表面，其中所述电容器电介质层在所述内电极和所述第二电极之间。9.如权利要求8所述的半导体器件，其中所述电容器沟槽穿过所述第一阱和所述外电极进入所述第三阱中。10.如权利要求8所述的半导体器件，其中所述内电极的最下端在比所述外电极的下表面低的水平处。11.如权利要求8所述的半导体器件，其中所述内电极的最下端在比所述第三阱的最上端低的水平处。12.如权利要求3所述的半导体器件，其中所述单元晶体管包括：单元漏极区；单元源极区，与所述单元漏极区间隔开；和单元栅电极，在所述单元漏极区和所述单元源极区之间，并且其中所述单元漏极区...

【专利技术属性】
技术研发人员：田昌勋，申有哲，林浚熙，白圣权，李赞镐，张源哲，黄善劲，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR