【技术实现步骤摘要】
延迟校正方法、电路、装置、设备及计算机可读存储介质
本公开涉及信号处理
,尤其涉及一种延迟校正方法、电路、装置、设备及计算机可读存储介质。
技术介绍
在现代计算机体系结构下,影响系统性能的两个主要因素是中央处理器(CPU)的计算能力和内存的访问效率。CPU的计算能力经过多年的发展,已有长足进步,但是内存技术的提升却没有跟上CPU发展的步伐,成为了当前计算机性能提升的主要瓶颈。如今,CPU的处理能力已经远远超过内存的数据吞吐率,当数据还没有从内存中读取回来时,CPU只能处于空闲状态。为了解决这种带宽不匹配的问题,CPU普遍采用多级缓存策略,将CPU可能需要的数据提前从内存转移到片上缓存中,这样当CPU需要使用这些数据时,就可以高效的从缓存中直接读取,但同等数据容量的片上缓存成本要远高于片外内存颗粒,因此采用多级缓存策略的代价是成本的增加,而且无法从根本上解决内存的访问效率对系统性能的影响。为了提升内存的访问效率,现有技术中主要存在两种方案,一种是增加内存的数据位宽,例如HBM技术,这种方案的优点是可以用较低的时钟频率获得较大的带宽并且功耗也较低,但由于其需要采用堆叠技术,因此生产难度大,成本高,目前基本只应用于高端显卡;另一种是提高内存的数据速率,例如GDDR6(GraphicsDoubleDataRate,version6,第6代双倍数据传输率存储器)技术,这种方案的优点是生产工艺成熟,成本低,但由于时钟频率的提升会导致数据的有效采样窗口非常小,比如16Gbps的GDDR6,其有效数据采样窗口的理论值仅为62.5ps,再加上高速信号在实际使用过程中会 ...
【技术保护点】
1.一种延迟校正方法,其特征在于,包括:设置第一采样时钟延迟值并进行数据采样得到第一采样数据,其中,所述第一采样时钟延迟值用于控制第一采样时钟的延迟,以确定第一数据采样窗口的第一采样点;设置第二采样时钟延迟值并进行数据采样得到第二采样数据,其中,所述第二采样时钟延迟值用于控制第二采样时钟的延迟,以确定第二数据采样窗口的第二采样点;改变所述第二采样时钟延迟值,并根据所述第一采样数据与第二采样数据的比较结果,对于所述第一采样时钟延迟值进行校正。
【技术特征摘要】
1.一种延迟校正方法,其特征在于,包括:设置第一采样时钟延迟值并进行数据采样得到第一采样数据,其中,所述第一采样时钟延迟值用于控制第一采样时钟的延迟,以确定第一数据采样窗口的第一采样点;设置第二采样时钟延迟值并进行数据采样得到第二采样数据,其中,所述第二采样时钟延迟值用于控制第二采样时钟的延迟,以确定第二数据采样窗口的第二采样点;改变所述第二采样时钟延迟值,并根据所述第一采样数据与第二采样数据的比较结果,对于所述第一采样时钟延迟值进行校正。2.如权利要求1所述的方法,其特征在于,所述设置第一采样时钟延迟值并进行数据采样得到第一采样数据,包括:设置第一采样时钟延迟值;调整所述第一采样时钟延迟值,使得所述第一采样点位于所述第一数据采样窗口的中心;基于所述第一采样时钟延迟值进行数据采样,得到第一采样数据。3.如权利要求1所述的方法,其特征在于,所述设置第二采样时钟延迟值并进行数据采样得到第二采样数据,包括:设置第二采样时钟延迟初始值;基于所述第二采样时钟延迟初始值进行数据采样,得到第二采样数据。4.如权利要求3所述的方法,其特征在于,所述第二采样时钟延迟值的初始值与所述第一采样时钟延迟值相同。5.如权利要求1-4任一所述的方法,其特征在于,所述改变所述第二采样时钟延迟值,并根据所述第一采样数据与第二采样数据的比较结果,对于所述第一采样时钟延迟值进行校正,包括:改变所述第二采样时钟延迟值,并当所述第二采样数据与第一采样数据不相同时,确定目标数据采样窗口的边界点;根据所述第一采样时钟延迟值与所述边界点之间的距离差,对于所述第一采样时钟延迟值进行校正。6.如权利要求5所述的方法,其特征在于,所述改变所述第二采样时钟延迟值,并当所述第一采样数据与第二采样数据不相同时,确定目标数据采样窗口的边界点,包括:减小所述第二采样时钟延迟值,并当所述第二采样数据与第一采样数据不相同时,将当前第二采样时钟延迟值确定为所述目标数据采样窗口的第一边界点;增大所述第二采样时钟延迟值,并当所述第二采样数据与第一采样数据不相同时,将当前第二采样时钟延迟值确定为所述目标数据采样窗口的第二边界点。7.如权利要求6所述的方法,其特征在于,所述根据所述第一采样时钟延迟值与所述边界点之间的距离差,对于所述第一采样时钟延迟值进行校正,包括:计算所述第一采样时钟延迟值与所述第一边界点之间的第一距离;计算所述第一采样时钟延迟值与所述第二边界点之间的第二距离;计算所述第一距离与第二距离之间的距离差;根据所述距离差对于所述第一采样时钟延迟值进行校正。8.一种延迟校正电路,其特征在于,包括:时钟器、第一延迟链电路、第一采样器、第二延迟链电路、第二采样器、比较器和校正器,其中:所述第一延迟链电路与所述时钟器连接,用于生成第一采样时钟延迟值和第一采样时钟,所述第一采样时钟延迟值用于控制第一采样时钟的延迟;所述第二延迟链电路与所述时钟器连接,用于生成第二采样时钟延迟值和第二采样时钟,所述第二采样时钟延迟值用于控制第二采样时钟的延迟,且在延迟校正过程中是可变的;所述第一采样器与所述第一延迟链电路连接,用于根据所述第一采样时钟进行数据采样,得到第一采样数据;所述第二采样器与所述第二延迟链电路连接,用于根据所述第二采样时钟进行数据采样,得到第二采样数据;所述比较器分别与所述第一采样器和所述第二采样器连接,用于对于所述第一采样数据和第二采样数据进行比较;所述校正器与所述比较器连接,用于根据比较结果获得所述第一采样时钟延迟值的校正值,并将所述校正值发送给所述第一延迟链电路。9.如权利要求8所述的电路,其特征在于,所述第一延迟链电路包括:第一设置器和第一调节器,其中:所述第一设置器用于设置第一采样时钟延迟值;所述第一调节器与所述第一设置器连接,用于调整所述第一采样时钟延迟值,使得所述第一采样点位于所述第一数据采样窗口的中心。10.如权利要求8所述的电路,其特征在于,所述第二延迟链电路包括:第二设置器和第二调节器,其中:所述第二设置器用于设置第二采样时钟延迟初始值;所述第二调节器与所述第二设置器连接,用于改变所述第二采样时钟延迟值。11.如权利要求10所述的电路,其特征在于,所述第二采样时钟延迟...
【专利技术属性】
技术研发人员:王楠,马里,
申请(专利权)人:北京比特大陆科技有限公司,
类型:发明
国别省市:北京,11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。