功率半导体器件和用于制造功率半导体器件的方法技术

公开了功率半导体器件和用于制造功率半导体器件的方法。该方法包括：在半导体衬底中形成沟槽；在沟槽中形成栅极绝缘膜和栅电极；将第一导电类型杂质注入至半导体衬底中，以形成第一导电类型基体区；将第二导电类型杂质注入至半导体衬底的表面上，以形成第二导电类型源极区；在沟槽中形成层间绝缘膜；将第一导电类型杂质注入至半导体衬底的表面上，以形成第一导电类型高掺杂基体接触区；暴露沟槽的侧表面的一部分；以及形成与沟槽的所暴露的侧表面接触的源极金属。

Power Semiconductor Devices and Methods for Manufacturing Power Semiconductor Devices

【技术实现步骤摘要】
功率半导体器件和用于制造功率半导体器件的方法相关申请的交叉引用本申请要求2018年1月30日向韩国知识产权局提交的韩国专利申请第10-2018-0011648号的权益，其全部公开内容通过引用并入本文以用于所有目的。
下面的描述涉及一种功率半导体器件，其中减少了回跳现象(snapbackphenomenon)和单元间距(cellpitch)。下面的描述还涉及一种用于制造这样的功率半导体器件的方法。
技术介绍
随着移动设备的普及，与向移动设备供电的电池相关的技术变得越来越重要。近年来，根据向移动设备供电的目的，通常使用能够放电或充电的二次电池。因此，根据电池规范，应该在二次电池中设置电池保护电路，该电池保护电路被配置成管理电池的放电和充电所需的电压和电流。因此，电池保护电路还可以执行例如运行时间预测的功能和其他类似的功能，以及控制电压和电流的充电和放电的功能。为了实现上述功能，可以通过串联或并联地连接一个或更多个电池单元来配置电池保护电路。因为电池保护电路用作为用于使电流通过或阻挡的闸，根据是否正在进行二次电池的充电或放电，要求电池保护电路在被激活时具有相对低的电阻值以允许电流通过，并且要求其在未被激活时具有高的击穿电压性能以阻挡电流，从而即使在高操作电压下也防止击穿。具有沟槽并且在这样的电池保护电路中采用的功率半导体器件被广泛地用作为构成电池保护电路的部件，原因在于以下优点：通过这样的高集成度可以实现低导通电阻(Ron)。然而，由于寄生负-正-负(NPN)晶体管的使用，在替选的功率半导体器件中可能会出现回跳现象。在这样的示例中，问题在于：这种回跳现象引发低于所设计的击穿电压(BVdss)的击穿电压，导致替选的功率半导体器件的操作特性的劣化。
技术实现思路
本
技术实现思路
被提供以便以简化形式介绍一系列概念，所述概念在以下具体实施方式中进一步地描述。本
技术实现思路
并不意图标识所要求保护的主题的关键特征或必要特征，也不意图用作帮助确定所要求保护的主题的范围。在一个一般的方面中，一种用于制造功率半导体器件的方法包括：在半导体衬底中形成沟槽；在沟槽中形成栅极绝缘膜和栅电极；将第一导电类型杂质注入至半导体衬底中，以形成第一导电类型基体区；将第二导电类型杂质注入至半导体衬底的表面上，以形成第二导电类型源极区；在沟槽中形成层间绝缘膜；将第一导电类型杂质注入至半导体衬底的表面上，以形成第一导电类型高掺杂基体接触区；暴露沟槽的侧表面的一部分；以及形成与沟槽的所暴露的侧表面接触的源极金属。暴露沟槽的侧表面的一部分可以包括：蚀刻层间绝缘膜的一部分，以同时暴露第二导电类型源极区和第一导电类型高掺杂基体接触区，并且层间绝缘膜可以仅设置在沟槽的内部处。仅是第一导电类型高掺杂基体接触区可以通过台面区域的顶表面而暴露，该台面区域被限定在该沟槽与另一沟槽之间。第一导电类型高掺杂基体接触区和第二导电类型源极区可以通过台面区域的顶表面而暴露，该台面区域被限定在沟槽与另一沟槽之间。暴露的沟槽的侧表面的一部分可以包括：使用没有单独掩模的全面蚀刻来蚀刻层间绝缘膜的一部分。第二导电类型源极区可以沿着沟槽的侧表面形成，并且与台面区域的顶表面间隔一定距离，该台面区域被限定在该沟槽与另一沟槽之间。源极金属可以形成为与沟槽的侧表面、第二导电类型源极区和第一导电类型高掺杂基体接触区接触。在另一个一般的方面中，功率半导体器件包括：半导体衬底；在半导体衬底中形成的沟槽；被限定在相邻沟槽之间的台面区域；在沟槽中的每个沟槽的内壁上设置的栅极绝缘膜；在栅极绝缘膜上设置的栅电极；在台面区域的上部处设置的第一导电类型高掺杂基体接触区；与台面区域的顶表面间隔一定距离、并且沿沟槽中的每个沟槽的侧表面布置的第二导电类型源极区；被设置成与第一导电类型高掺杂基体接触区和第二导电类型源极区接触的第一导电类型基体区；以及被设置成与台面区域的侧表面、第二导电类型源极区和第一导电类型高掺杂基体接触区接触的源极金属。第一导电类型高掺杂基体接触区和第二导电类型源极区可以与沟槽中的每个沟槽的侧表面接触。器件还可以包括在沟槽中的每个沟槽的内部处设置的层间绝缘膜。源极金属可以与层间绝缘膜接触。层间绝缘膜的最上部的高度水平可以低于第二导电类型源极区的最上部的高度水平。第二导电类型源极区可以被设置成沿着沟槽中的每个沟槽的侧表面在沟槽中的每个沟槽的深度方向上延伸。仅是第一导电类型高掺杂基体接触区可以通过台面区域的顶表面暴露。第二导电类型源极区和第一导电类型高掺杂基体接触区可以通过台面区域的顶表面暴露。在沟槽中的一个沟槽处设置的第二导电类型源极区可以与在相邻于所述一个沟槽的沟槽处设置的第二导电类型源极区间隔开。栅电极可以连接至栅极焊盘。根据下面的详细描述、附图和权利要求书，其他特征和方面将是明显的。附图说明图1是示出具有双n沟道的功率半导体的电流路径的电路图。图2是示出根据示例的功率半导体器件的透视图。图3是示出根据示例的功率半导体器件的截面图。图4是沿图2的线A-A’截取的截面图。图5A至图5J是示出根据示例的用于制造功率半导体器件的方法的图。图6是示出根据另一示例的功率半导体器件的截面图。在附图和详细描述中，相同的附图标记指代相同的元件。附图可能不按比例，并且为了清楚、图示和方便，可能夸大附图中的元件的相对尺寸、比例和描绘。具体实施方式提供了以下详细描述以帮助读者获得对本文中描述的方法、设备和/或系统的全面理解。然而，在理解本申请的公开内容之后，本文中描述的方法、设备和/或系统的各种改变、修改和等同物将是明显的。例如，除了必须以特定顺序发生的操作之外，本文中描述的操作的顺序仅是示例，并不限于本文中阐述的那些，而是在理解本申请的公开内容之后变得明显，并且可以改变。此外，为了增加清楚和简洁，可以省略本领域已知的特征的描述。本文中描述的特征可以以不同的形式来实现，并且不被理解为限于本文中描述的示例。而且，在理解本申请的公开内容之后将变得明显的是：提供本文中所描述的示例仅仅是为了说明实现本文中描述的方法、设备和/或系统的许多可能方式中的一些方式。在说明书中，当例如层、区域或衬底的元件被描述为“在”另一元件“上”、“接连至”或“耦接至”另一元件时，其可以是直接“在”另一元件“上”、直接“连接至”或直接“耦接至”另一元件，或者可以存在着介于其间的一个或多个其他元件。相比之下，当元件被描述为“直接在”另一元件“上”、“直接连接至”或“直接耦接至”另一元件时，不存在介于其间的其他元件。如本文中所使用的，术语“和/或”包括相关的所列项中的任意一个，以及所列项中的任意两个或更多个的任意组合。尽管在本文中可以使用例如“第一”、“第二”和“第三”的术语来描述各种构件、部件、区域、层或部分，但这些构件、部件、区域、层或部分不受这些术语限制。而且，这些术语仅用于区别一个构件、部件、区域、层或部分与另一构件、部件、区域、层或部分。因此，在不脱离示例的教示的情况下，在本文所描述的示例中指代的第一构件、部件、区域、层或部分还可以被称为第二构件、部件、区域、层或部分。为了便于描述，在本文中可以使用空间相对术语，例如“在…上方”、“上面的”、“在…下方”和“下面的”，来描述图中所示的一个元件与另一元件的关系。除了附图中描绘的取向之外，这样的本文档来自技高网...

【技术保护点】
1.一种用于制造功率半导体器件的方法，所述方法包括：在半导体衬底中形成沟槽；在所述沟槽的内壁上形成栅极绝缘膜；在所述栅极绝缘膜上形成栅电极；将第一导电类型杂质注入至所述半导体衬底中，以形成第一导电类型基体区；将第二导电类型杂质注入至所述半导体衬底的表面上，以形成第二导电类型源极区；在所述沟槽中形成层间绝缘膜；将所述第一导电类型杂质注入至所述半导体衬底的所述表面上，以形成第一导电类型高掺杂基体接触区；暴露所述沟槽的侧表面的一部分；以及形成与所述沟槽的所暴露的侧表面接触的源极金属。

【技术特征摘要】
2018.01.30 KR 10-2018-00116481.一种用于制造功率半导体器件的方法，所述方法包括：在半导体衬底中形成沟槽；在所述沟槽的内壁上形成栅极绝缘膜；在所述栅极绝缘膜上形成栅电极；将第一导电类型杂质注入至所述半导体衬底中，以形成第一导电类型基体区；将第二导电类型杂质注入至所述半导体衬底的表面上，以形成第二导电类型源极区；在所述沟槽中形成层间绝缘膜；将所述第一导电类型杂质注入至所述半导体衬底的所述表面上，以形成第一导电类型高掺杂基体接触区；暴露所述沟槽的侧表面的一部分；以及形成与所述沟槽的所暴露的侧表面接触的源极金属。2.根据权利要求1所述的方法，其中：所述沟槽的侧表面的一部分的所述暴露包括：蚀刻所述层间绝缘膜的一部分，以同时暴露所述第二导电类型源极区和所述第一导电类型高掺杂基体接触区；以及所述层间绝缘膜仅设置在所述沟槽的内部处。3.根据权利要求1所述的方法，其中，仅所述第一导电类型高掺杂基体接触区通过台面区域的顶表面而暴露，所述台面区域被限定在所述沟槽与另一沟槽之间。4.根据权利要求1所述的方法，其中，所述第一导电类型高掺杂基体接触区和所述第二导电类型源极区通过台面区域的顶表面而暴露，所述台面区域被限定在所述沟槽与另一沟槽之间。5.根据权利要求1所述的方法，其中，所述沟槽的侧表面的一部分的所述暴露包括：使用没有单独掩模的全面蚀刻来蚀刻所述层间绝缘膜的所述一部分。6.根据权利要求1所述的方法，其中，沿着所述沟槽的所述侧表面，所述第二导电类型源极区被形成，并且与台面区域的顶表面间隔一定距离，所述台面区域被限定在所述沟槽与另一沟槽之间。7.根据权利要求1所述的方法，其中，所述源极金属被形成为与所述沟槽的侧表面、所述第二导电类型源极区和所述第一导电类型高掺杂基体接触区接触。8.一种功率半导体器件，...

【专利技术属性】
技术研发人员：洪性兆，姜守昶，杨河龙，徐永浩，
申请(专利权)人：美格纳半导体有限公司，
类型：发明
国别省市：韩国,KR