一种高电子迁移率晶体管制造技术

一种高电子迁移率晶体管，由下而上依序包括基板、缓冲层、主动层、保护层、源极、漏极以及门极，主动层、缓冲层与保护层依序堆栈于基板，源极、漏极以及门极依序排列于主动层上，保护层覆盖部分的源极、漏极与门极，其中门极包含相互邻接的顶部与底部，顶部凸出于保护层，且门极还包括掩膜层，掩膜层位于保护层上且顶部覆盖掩膜层。本实用新型专利技术通过在门极设置掩膜层，在维持门极的顶部作为场板的功用下能够降低寄生电容区域的电容值，进而提升高电子迁移率晶体管的性能。

A High Electron Mobility Transistor

【技术实现步骤摘要】
一种高电子迁移率晶体管
本技术关于一种高电子迁移率晶体管，特别是关于一种具有掩膜层的高电子迁移率晶体管。
技术介绍
高电子迁移率晶体管(Highelectronmobilitytransistor,HEMT)，又称为调制掺杂场效应晶体管(modulation-dopedField-EffectTransistor,MODFET)，是场效应晶体管的一种，高电子迁移率晶体管使用两种具有不同能隙的材料形成异质结，为载流子提供沟道，与使用掺杂的半导体作为导电沟道的金属氧化物半导体场效应管(Metal-Oxide-SemiconductorFET，MOSFET)不同，高电子迁移率晶体管可以在极高频下工作，因此在移动电话、卫星电视和雷达中应用广泛。图1是表示现有技术中高电子迁移率晶体管的剖面示意图，请参考图1。现有的高电子迁移率晶体管1包括基板2、缓冲层3、主动层4、保护层6、源极7、门极8以及漏极9，阻障层5、通道层4、缓冲层3与保护层6依序堆栈于基板2，源极7、漏极9以及门极8依序排列于阻障层5上，保护层6覆盖部分的源极7、漏极9与门极8，二维电子气5产生于主动层4并于主动层4中工作，其中门极8呈现T型结构，能够兼顾高电子迁移率晶体管1在高频的表现，也能够降低门极8的阻值，还具有场板(fieldplate)的效果，是现有技术中高电子迁移率晶体管的常用设计，尤其是作为射频器件。然而门极8的设计会在源极7与门极8之间的区域以及漏极9与门极8之间的区域分别形成寄生电容产生区域81与82，其中寄生电容产生区域的大小正比于电容值，而且现有技术中T型结构的门极8会设计为朝向漏极9覆盖保护层6的区域大于朝向源极7覆盖保护层6的区域，也就是说电容产生区域82会大于电容产生区域8用以提高崩溃电压，所以这些寄生电容产生区域81与82的寄生电容值会大幅降低高电子迁移率晶体管1的效能。因此，仍有必要提出一种高电子迁移率晶体管以降低寄生电容对高电子迁移率晶体管的影响。
技术实现思路
根据现有技术的缺点，本技术主要目的在于提供一种具有掩膜层的高电子迁移率晶体管，以减少顶部朝向漏极的所占面积，进而降低寄生电容区域的电容值。为达上述一部份或全部目的或是其他目的，本技术的一实施例提供一种高电子迁移率晶体管，由下而上依序包括基板、缓冲层、主动层、保护层、源极、漏极以及门极，主动层、缓冲层与保护层依序堆栈于基板，源极、漏极以及门极依序排列于主动层上，保护层覆盖部分的源极、漏极与门极，其中门极包含相互邻接的顶部与底部，顶部凸出于保护层，且门极还包括掩膜层，掩膜层位于保护层上且顶部覆盖掩膜层。在一实施例中，掩膜层于源极往漏极的方向上的长度小于顶部于源极往漏极的方向上的长度。在一实施例中，底部于源极往漏极的方向上的长度小于顶部于源极往漏极的方向上的长度。在一实施例中，保护层还包括沉积面，掩膜层位于沉积面上，且底部与顶部的连接面与沉积面为共平面。在一实施例中，顶部邻近源极的一侧与主动层之间形成第一寄生电容，顶部邻近漏极的一侧与主动层之间形成第二寄生电容，且第一寄生电容的电容值高于第二寄生电容的电容值。在一实施例中，底部的两端分别邻接顶部与主动层。在一实施例中，源极、门极与漏极排列于主动层的同一平面。基于上述，本技术的实施例至少具有以下其中一个优点或功效。在本技术的实施例中，高电子迁移率晶体管的主动层、缓冲层与保护层依序堆栈于基板，源极、漏极以及门极依序排列于主动层上，门极包含相互邻接的顶部与底部，顶部凸出于保护层，门极还包括掩膜层，掩膜层位于保护层上且顶部覆盖掩膜层，因此本技术的高电子迁移率晶体管在维持门极的顶部作为场板(fieldplate)的功用下能够降低寄生电容区域的电容值，进而提升高电子迁移率晶体管的性能。附图说明图1是表示现有技术中高电子迁移率晶体管的剖面示意图；图2是根据本技术所揭露的一实施例，表示高电子迁移率晶体管的剖面示意图；图3是根据本技术所揭露的一实施例，表示高电子迁移率晶体管的局部剖面示意图；以及图4A至图4G是根据本技术所揭露的一实施例，表示高电子迁移率晶体管的制备工艺示意图。具体实施方式有关本技术的前述及其他
技术实现思路
、特点与功效，在以下配合参考附图之一优选实施例的详细说明中，将可清楚的呈现。为了使本技术的目的、技术特征及优点，能更为相关
人员所了解，并得以实施本技术，在此配合所附的图式、具体阐明本技术的技术特征与实施方式，并列举较佳实施例进一步说明。以下具体实施方式中所对照的附图，为表达与本技术特征有关的示意，并未也不需要依据实际情形完整绘制。而关于具体实施方式的说明中涉及本领域技术人员所熟知的
技术实现思路
，也不再加以陈述。以下实施例中所提到的方向用语，例如：上、下、左、右、前或后等，仅是参考附加附图的方向。因此，使用的方向用语是用来说明并非用来限制本技术。图2是根据本技术所揭露的一实施例，表示高电子迁移率晶体管的剖面示意图，请参考图2，本实施例的高电子迁移率晶体管10由下而上依序包括基板11、缓冲层12、主动层13保护层15、源极16、门极17以及漏极18，二维电子气14产生于主动层13并于主动层13中工作，其中源极16、门极17与漏极18依序排列于主动层13的表面131上，也就是说源极16、门极17与漏极18排列于同一平面，保护层15位于表面131且覆盖部分的源极16、门极17与漏极18。本实施例中，保护层15的材质例如是SiNx或是其他种类的介电材料，保护层15例如是实施化学气相沉积工艺进行制备，然而本技术不限于此，保护层15也可以是实施其他适当的工艺进行制备。图3是根据本技术所揭露的一实施例，表示高电子迁移率晶体管的局部剖面示意图，请参考图2与图3，门极17包含相互邻接的顶部171与底部172，顶部171凸出于保护层15，底部172的两端分别邻接顶部171与主动层13，其中门极17还包含掩膜层19，掩膜层19位于保护层15上且顶部171覆盖掩膜层19。此外，本实施例中，掩膜层19于源极16往漏极18的方向上(例如是图2与图3中图面左侧往右侧的方向)的长度a小于顶部171于源极16往漏极18的方向上的长度b，底部172于源极16往漏极18的方向上的长度c小于顶部171于源极16往漏极18的方向上的长度b。本实施例中，掩膜层19的材质与保护层15不相同，掩膜层19的材质例如是氮化硅(SiN)、二氧化硅(SiO2)或其他适当的绝缘性物质，掩膜层19例如是实施化学气相沉积工艺制备而成，本技术不限于此。本实施例中，保护层15还包括沉积面151，掩膜层19位于沉积面151上，且顶部171与底部172的连接面173与沉积面151为共平面，其中顶部171邻近源极16的一侧与主动层13之间形成第一寄生电容产生区域CG1，顶部171邻近漏极18的一侧与主动层13之间形成第二寄生电容产生区域CG2，且第一寄生电容产生区域CG1的电容值高于第二寄生电容产生区域CG2的电容值。如此一来，相较于现有技术的高电子迁移率晶体管1，本实施例的高电子迁移率晶体管10由于具备掩膜层19，不但能够维持顶部171做为场板的功用，也能有效降低第二寄生电容产生区域CG2的电容本文档来自技高网...

【技术保护点】
1.一种高电子迁移率晶体管，由下而上依序包括基板、缓冲层、主动层、保护层、源极、漏极以及门极，所述主动层、所述缓冲层与所述保护层依序堆栈于所述基板，所述源极、所述漏极以及所述门极依序排列于所述主动层上，所述保护层覆盖部分的所述源极、所述漏极与所述门极，其特征在于：所述门极包含相互邻接的顶部与底部，所述顶部凸出于所述保护层，且所述门极还包括掩膜层，所述掩膜层位于所述保护层上且所述顶部覆盖所述掩膜层。

【技术特征摘要】
1.一种高电子迁移率晶体管，由下而上依序包括基板、缓冲层、主动层、保护层、源极、漏极以及门极，所述主动层、所述缓冲层与所述保护层依序堆栈于所述基板，所述源极、所述漏极以及所述门极依序排列于所述主动层上，所述保护层覆盖部分的所述源极、所述漏极与所述门极，其特征在于：所述门极包含相互邻接的顶部与底部，所述顶部凸出于所述保护层，且所述门极还包括掩膜层，所述掩膜层位于所述保护层上且所述顶部覆盖所述掩膜层。2.如权利要求1所述的高电子迁移率晶体管，其特征在于，所述掩膜层于所述源极往所述漏极的方向上的长度小于所述顶部于所述源极往所述漏极的方向上的长度。3.如权利要求1所述的高电子迁移率晶体管，其特征在于，所述底部于所述源极往所述漏极的方向上的长度...

【专利技术属性】
技术研发人员：吴俊鹏，大藤彻，谢明达，
申请(专利权)人：捷苙科技股份有限公司，
类型：新型
国别省市：中国台湾,71