低频时钟占空比校准电路和存储器制造技术

本实用新型专利技术提供一种低频时钟占空比校准电路和存储器。利用译码电路将存储器的模式寄存器设置电路中反应存储器低频工作频率的设置编码转化为输出信号，通过输出信号调节占空比检测电路的电容值，使其满足检测需求，以此提高时钟占空比校准质量。本实用新型专利技术能够在低频工作时针对当前时钟频率及时对时钟占空比进行校准，校准的准确度高且及速度快，确保存储器时钟质量；且利用存储器模式自带电路，结构简单，成本较低。

Low Frequency Clock Duty Ratio Calibration Circuit and Memory

【技术实现步骤摘要】
低频时钟占空比校准电路和存储器
本技术涉及集成电路
，具体而言，涉及一种低频时钟占空比校准电路和存储器。
技术介绍
在动态随机存储器中，占空比达到50％能够最大限度地提高时钟电平的利用效率，从而保障系统的正常运作和效能的最佳发挥。然而实际工作中时钟电路占空比往往会偏离50％，时钟占空比校准电路就是为这一问题设计的一类电路。现有的时钟占空比校准电路采用对电容充放电时间和电量进行对比。由于存储器可能工作在较低工作频率下，设计时电容已经固定，在时钟频率变化时，较低时钟频率就会有更长充放电时间，充放电时间变长则会由于接入占空比检测电路的电容不够而使得时钟质量下降；此外在低频时候的延时链需要接入更长的级数用以匹配变长的周期，从而使得整个校准时间因为时钟频率的变大而变大。理想情况下，无论存储器时钟频率的高低，存储器内部都需要在尽量快的时间内调整其内部时钟信号的占空比，从而保证整个存储器读取数据的正确性，因此，需要对低频时钟占空比校准电路进行改进，以保证时钟信号占空比能够尽快得到准确调整。
技术实现思路
本技术的目的在于提供一种低频时钟占空比校准电路和存储器，解决低频率下校准时间过长和校准质量下降的问题。根据本技术的一个方面，提供一种低频时钟占空比校准电路，包括：信号调整电路，用于接收并调整存储器的第一时钟信号以生成第二时钟信号；占空比检测单元，连接所述信号调整电路，用于检测所述第二时钟信号的占空比和将检测结果反馈至所述信号调整电路，所述占空比检测单元包括具有可调电容器的占空比检测电路；模式寄存器，包括反应所述存储器低频工作的时钟频率的设置编码；译码电路，连接所述占空比检测电路和所述模式寄存器设置电路，以根据所述设置编码调节所述占空比检测电路中可调电容器的电容值。在本技术的一种示例性实施方式中，所述模式寄存器为MR6模式寄存器。在本技术的一种示例性实施方式中，所述信号调整电路包括延时链和时钟发生器，所述延时链用于接收所述第一时钟信号并对其延时以生成调整时钟信号，所述时钟发生器用于接收所述第一时钟信号和所述调整时钟信号以生成第二时钟信号。在本技术的一种示例性实施方式中，所述占空比检测单元还包括计数器，所述计数器连接所述延时链；所述占空比检测电路包括：时钟信号接收端，连接所述信号调整电路，用于接收所述第二时钟信号；主电路，包括所述可调电容器，用于通过对所述可调电容器进行充电和放电，检测所述第二时钟信号的占空比；检测信号接收端，接收检测使能信号，以控制所述主电路电容元件的充电和放电；锁存电路，连接所述计数器，用于接收所述主电路中时钟信号的使能次数形成的加减指令，并输出给所述计数器，以将计数结果转递给所述延时链。在本技术的一种示例性实施方式中，所述可调电容器包括多个并联连接的可调电容电路，各所述可调电容电路包括电容元件及与所述电容元件串联的开关元件。在本技术的一种示例性实施方式中，所述电容元件为MOS管，每一个所述MOS管的栅极连接所述开关元件。在本技术的一种示例性实施方式中，所述开关元件包括并联连接的PMOS管和NMOS管，所述PMOS管接收的控制信号与所述NMOS管接收的控制信号互补，且所述开关元件的导通与关断信号来自所述译码电路。在本技术的一种示例性实施方式中，所述译码电路包括：第一译码电路，连接所述MR6模式寄存器的设置电路和所述占空比检测电路的可调电容器，用于将所述设置编码转化为输出信号，以调整所述可调电容器中各开关元件的导通和关断。在本技术的一种示例性实施方式中，所述译码电路还包括：第二译码电路，连接所述MR6模式寄存器的设置电路和所述延时链，用于将所述设置编码转化为输出信号，以调整所述延时链的初始设置值。在本技术的一种示例性实施方式中，所述第一译码电路或第二译码电路均采用所述存储器MR6模式寄存器的设置电路中的多输入多输出选择器。根据本技术的另一个方面，提供一种存储器，包括以上任一项所述的低频时钟占空比校准电路。本技术的低频时钟占空比校准电路根据模式寄存器反应低频时钟频率设置电路的设置编码，确定占空比检测电路需要的电容，并通过调整占空比检测电路的电容值来提高校准速度。一方面，占空比检测电路的电荷量可以根据需要进行调节，使其能够及时达到鉴别时钟占空比所需的电荷量，即可对时钟占空比进行准确的校准，确保时钟质量；另一方面，通过存储器模式寄存器自带的反应时钟频率的设置编码直接对占空比检测电路中的电容进行调整，能够针对当前时钟频率进行校准，校准的准确度更高且速度更快；而且利用存储器模式自带电路，结构简单，成本较低。应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本技术。附图说明此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本技术的实施例，并与说明书一起用于解释本技术的原理。显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为传统时钟占空比校准电路图；图2为DDR4中tCCD_L的设置编码；图3为本技术低频时钟占空比校准电路图；图4为本技术的占空比检测电路图；图5为本技术的占空比检测电路时序图；图6为图4中A部可调电容器的结构示意图；图7为本技术低频时钟占空比校准电路的译码电路的真值表。图中，1、延时链；2、时钟发生器；3、占空比检测电路；4、计数器；5、译码电路；6、MR6模式寄存器。具体实施方式现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本技术将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。相关技术中，传统的时钟占空比校准电路包括：信号调整电路和占空比检测单元，信号调整电路用于接收存储器的第一时钟信号并将其调整为第二时钟信号，使占空比维持在理想范围内；占空比检测单元用于检测第二时钟信号的占空比，并将检测结果传至信号调整电路，以辅助其对第一时钟信号进行调整，确保占空比达到理想的调整结果。如图1所示，信号调整电路包括延时链1和时钟发生器2，采用延时链1对存储器的第一时钟信号进行延时，生成延时后的调整时钟信号；采用时钟发生器2接收第一时钟信号和调整时钟信号，并产生第二时钟信号。占空比检测单元包括占空比检测电路3和计数器4，占空比检测电路3连接时钟发生器2的信号输出端，接收第二时钟信号并检测其占空比，然后利用计数器4进行计数，并将计数结果传输给延时链1，以供延时链1对第一时钟信号进行延时。由于DDR存储器的工作频率会发生变化，常会发生频率降低至低频范围(本专利技术所指的低频指传输速率低于或等于2400Mb/s)的情况，当时钟频率变低时，针对于高频电路的延时链和占空比检测电路中的电容储备的电荷量都需要做出相应的调整。例如，当时钟传输速率从3200Mb/s变为低于1333Mb/s时，延时链的延时时间在6.25p时，时钟周期则是从625ps变为大于或等于1.5ns，周期变长意味着延时链个数要从原先的50个增大到本文档来自技高网...

【技术保护点】
1.一种低频时钟占空比校准电路，其特征在于，包括：信号调整电路，用于接收并调整存储器的第一时钟信号以生成第二时钟信号；占空比检测单元，连接所述信号调整电路，用于检测所述第二时钟信号的占空比和将检测结果反馈至所述信号调整电路，所述占空比检测单元包括具有可调电容器的占空比检测电路；模式寄存器，包括反应所述存储器低频工作的时钟频率的设置编码；译码电路，连接所述占空比检测电路和所述模式寄存器，以根据所述设置编码调节所述占空比检测电路中可调电容器的电容值。

【技术特征摘要】
1.一种低频时钟占空比校准电路，其特征在于，包括：信号调整电路，用于接收并调整存储器的第一时钟信号以生成第二时钟信号；占空比检测单元，连接所述信号调整电路，用于检测所述第二时钟信号的占空比和将检测结果反馈至所述信号调整电路，所述占空比检测单元包括具有可调电容器的占空比检测电路；模式寄存器，包括反应所述存储器低频工作的时钟频率的设置编码；译码电路，连接所述占空比检测电路和所述模式寄存器，以根据所述设置编码调节所述占空比检测电路中可调电容器的电容值。2.根据权利要求1所述的低频时钟占空比校准电路，其特征在于，所述模式寄存器为MR6模式寄存器。3.根据权利要求2所述的低频时钟占空比校准电路，其特征在于，所述信号调整电路包括延时链和时钟发生器，所述延时链用于接收所述第一时钟信号并对其延时以生成调整时钟信号，所述时钟发生器用于接收所述第一时钟信号和所述调整时钟信号以生成第二时钟信号。4.根据权利要求3所述的低频时钟占空比校准电路，其特征在于，所述占空比检测单元还包括计数器，所述计数器连接所述延时链；所述占空比检测电路包括：时钟信号接收端，连接所述信号调整电路，用于接收所述第二时钟信号；主电路，包括所述可调电容器，用于通过对所述可调电容器进行充电和放电，检测所述第二时钟信号的占空比；检测信号接收端，接收检测使能信号，以控制所述主电路电容元件的充电和放电；锁存电路，连接所述计数器，用于接收所述主电路中时钟信号的使能次数形成的加减指令，并输出脉冲...

【专利技术属性】
技术研发人员：刘格言，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽,34