半导体器件及其制造方法以及包括半导体器件的半导体封装技术

提供了一种包括具有柱结构的高可靠性凸块结构的半导体器件。该半导体器件包括：衬底；连接焊盘，位于所述衬底上；以及凸块结构，位于所述连接焊盘上，其中，所述凸块结构包括：柱结构，具有侧壁和上表面，金属保护膜，包括位于所述柱结构的侧壁上的第一部分以及位于所述柱结构的上表面上的第二部分，以及焊料层，位于所述金属保护膜的第二部分上。

Semiconductor devices and their manufacturing methods and semiconductor packaging including semiconductor devices

【技术实现步骤摘要】
半导体器件及其制造方法以及包括半导体器件的半导体封装相关申请的交叉引用本申请要求于2018年1月11日在韩国知识产权局递交的韩国专利申请No.10-2018-0003634的优先权，并在此通过参考引入其全部公开的内容。
本公开涉及一种半导体器件、包括该半导体器件的半导体封装以及制造该半导体器件的方法。
技术介绍
在各种电子组件的生产中，广泛使用用于使用焊料凸块安装诸如半导体芯片的电子元件或生产半导体层叠封装的技术。特别地，为了根据电子产品的快速发展速度使电子器件小型化、轻量化并有所改进，在微电子封装技术等的发展中已经积极地进行了关于形成精细和精确的凸块的研究。在传统的凸块中，通常使用利用焊料布置凸块的方法。这种焊料凸块的特征在于焊料凸块之间的间距减小，从而增加了焊料凸块之间短路的风险。因此，存在与精细间距相关的问题，这可能对半导体封装的小型化施加限制。为了解决该问题，对使用其上设置有焊料的填充凸块来进一步减小凸块之间的间距的方法加以使用。
技术实现思路
在一个方面中，本公开旨在提供一种包括高可靠性凸块结构的半导体器件，该凸块结构包括柱结构。在另一方面中，本公开旨在提供一种包括高可靠性凸块结构的半导体封装，该凸块结构包括柱结构。在又一方面中，本公开旨在提供一种制造包括高可靠性凸块结构的半导体器件的方法，该凸块结构包括柱结构。根据特定实施例，本公开涉及一种半导体器件，包括：衬底；连接焊盘，位于所述衬底上；以及凸块结构，位于连接焊盘上，其中，凸块结构包括：柱结构，具有侧壁和上表面；金属保护膜，包括位于所述柱结构的侧壁上的第一部分以及位于所述柱结构的上表面上的第二部分；以及焊料层，位于所述金属保护膜的第二部分上。根据特定实施例，本公开涉及一种半导体器件，包括：衬底；连接焊盘，位于所述衬底上；以及凸块结构，位于所述连接焊盘上，其中，所述凸块结构包括：结构柱，具有侧壁和上表面；金属保护膜，由金属形成且包括位于所述柱结构的侧壁上的第一部分；以及焊料层，位于所述柱结构的上表面上。其中，所述焊料层包括：沿所述柱结构的上表面限定的第一部分以及位于所述第一部分上的第二部分，并且所述第一部分和所述第二部分两者都包括在所述金属保护膜中包含的金属，并且所述焊料层的第一部分中的在所述金属保护膜中包含的金属的浓度是第一浓度，并且所述焊料层的第二部分中的在所述金属保护膜中包含的金属的浓度是比所述第一浓度低的第二浓度。根据特定实施例，本公开涉及一种半导体器件，包括：衬底；连接焊盘，位于所述衬底上；钝化膜，其中形成有焊盘沟槽，以使所述衬底上的连接焊盘的一部分暴露，作为焊盘沟槽的底表面；下金属膜，位于所述焊盘沟槽的侧壁和底表面上；以及凸块结构，位于下金属膜上，其中，凸块结构包括：含铜(Cu)的柱结构；金属保护膜，位于所述下金属膜的侧壁、柱结构的侧壁和柱结构的上表面上，金属保护膜含有镍；以及焊料层，位于金属保护膜上。根据某些实施例，本公开涉及一种半导体封装，包括：支撑衬底；第一半导体芯片，连接到支撑衬底并包括第一连接焊盘；以及第一凸块结构，连接到第一连接焊盘并设置在第一半导体芯片与支撑衬底之间，其中，第一凸块结构包括：第一柱结构，包括侧壁和上表面；第一金属保护膜，包括位于第一柱结构的侧壁上的第一部分和位于第一柱结构的上表面上的第二部分；以及第一焊料层，位于第一金属保护膜的第二部分上。根据某些实施例，本公开涉及一种制造半导体器件的方法，包括：在衬底上形成连接焊盘；形成掩模膜，所述掩模膜包括与衬底上的连接焊盘重叠的开口；形成与开口中的连接焊盘连接的柱结构；沿柱结构的侧壁和上表面形成金属保护膜；以及在柱结构的上表面上的金属保护膜上形成焊料层。附图说明通过参照附图详细描述本专利技术的示例实施例，本专利技术构思的以上和其他方面和特征将变得更显而易见，在附图中：图1是示出根据示例实施例的半导体器件的示意图；图2是沿着图1的线A-A截取的截面图；图3是图2的P部分的放大视图；图4是用于说明根据一个示例实施例的半导体器件的视图；图5是用于说明根据另一示例实施例的半导体器件的视图；图6是用于说明根据又一示例实施例的半导体器件的视图；图7是用于说明根据又一示例实施例的半导体器件的视图；图8是用于说明根据一个示例实施例的半导体封装的视图；图9是用于说明根据另一示例实施例的半导体封装的视图；图10是图9的Q部分的放大视图；图11是用于说明根据又一示例实施例的半导体封装的视图；图12是用于说明根据又一示例实施例的半导体封装的视图；以及图13至图24是根据示例实施例的用于说明制造半导体器件的方法的中间视图。具体实施方式下文中，将参照附图来描述实施例。图1是示出根据实施例的半导体器件的示意图。图2是沿着图1的线A-A截取的截面图。图3是图2的P部分的放大视图。参照图1至图3，根据实施例的半导体器件可以包括第一半导体芯片100和第一凸块结构160。第一半导体芯片100可以例如是逻辑半导体芯片或存储器半导体芯片。当第一半导体芯片100是逻辑半导体芯片时，可以在考虑到要执行的操作的情况下采用各种方式设计第一半导体芯片100。第一半导体芯片100可以是例如处理器单元。第一半导体芯片100可以是例如微处理器单元(MPU)或图形处理器单元(GPU)，但不限于此。当第一半导体芯片100是存储器半导体芯片时，第一半导体芯片100可以是易失性存储器半导体芯片(例如，动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM))，或者可以是非易失性存储器(例如，闪存、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FeRAM)或电阻随机存取存储器(RRAM))。第一半导体芯片100可以包括第一芯片衬底115、第一钝化膜130和第一连接焊盘140。第一芯片衬底115可以具有彼此背对的第一表面115A和第二表面115b。第一芯片衬底115可以包括第一半导体衬底110和第一半导体器件层120。第一芯片衬底115的第一表面115a可以由第一半导体衬底110限定，并且第一芯片衬底115的第二表面115b可以由第一半导体器件层120限定。例如，第一表面115a可以是第一半导体衬底110的外表面，并且第二表面115b可以是第一半导体器件层120的外表面。第一半导体衬底110可以是体硅衬底或绝缘体上硅(SOI)衬底。在其他实施例中，第一半导体衬底110可以是硅衬底，或者可以是包含硅锗、绝缘体上硅锗(SGOI)、锑化铟、铅碲化合物、砷化铟、磷化铟、砷化镓或者锑化镓，但本公开不限于此。第一半导体器件层120可以包括各种类型的多个单独器件和层间绝缘膜。多个单独器件可以包括各种微电子器件，例如，金属氧化物半导体场效应晶体管(MOSFET)(例如互补金属绝缘体半导体(CMOS)晶体管)、系统LSI(大规模集成)、闪存、DRAM、SRAM、EEPROM、PRAM、MRAM、PRRAM、图像传感器(例如CMOS成像传感器(CIS))、微机电系统(MEMS)、有源器件和无源器件。多个单独器件可以电连接到形成在第一半导体衬底110中的导电区域。第一半导体器件层120可以包括导电布线或导电插塞，其电连接所述多个单独器件中的至少两个或者电连接所述多个单独器件与第一半导体衬底110的导电区域本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：衬底；连接焊盘，位于所述衬底上；以及凸块结构，位于所述连接焊盘上，其中，所述凸块结构包括：柱结构，具有侧壁和上表面，金属保护膜，包括位于所述柱结构的侧壁上的第一部分以及位于所述柱结构的上表面上的第二部分，以及焊料层，位于所述金属保护膜的第二部分上。

【技术特征摘要】
2018.01.11 KR 10-2018-00036341.一种半导体器件，包括：衬底；连接焊盘，位于所述衬底上；以及凸块结构，位于所述连接焊盘上，其中，所述凸块结构包括：柱结构，具有侧壁和上表面，金属保护膜，包括位于所述柱结构的侧壁上的第一部分以及位于所述柱结构的上表面上的第二部分，以及焊料层，位于所述金属保护膜的第二部分上。2.根据权利要求1所述的半导体器件，其中，所述金属保护膜的第一部分覆盖所述柱结构的整个侧壁。3.根据权利要求1所述的半导体器件，其中，所述凸块结构还包括布置在所述柱结构与所述连接焊盘之间的下金属膜，并且其中，所述金属保护膜覆盖所述下金属膜的侧壁。4.根据权利要求1所述的半导体器件，其中，所述金属保护膜的第一部分的厚度等于所述金属保护膜的第二部分的厚度。5.根据权利要求1所述的半导体器件，其中，所述金属保护膜的第一部分的厚度大于所述金属保护膜的第二部分的厚度。6.根据权利要求1所述的半导体器件，还包括：钝化膜，位于所述衬底上，所述钝化膜中形成有焊盘沟槽，以使所述连接焊盘的一部分暴露，其中，所述柱结构覆盖所述钝化膜的一部分。7.根据权利要求1所述的半导体器件，还包括：钝化膜，位于所述衬底上，所述钝化膜中形成有焊盘沟槽，以使所述连接焊盘的一部分暴露，其中，所述焊盘沟槽的宽度小于所述柱结构的宽度。8.根据权利要求7所述的半导体器件，其中，所述金属保护膜包括位于所述连接焊盘的上表面上的部分。9.根据权利要求1所述的半导体器件，其中，所述焊料层包括与位于所述焊料层和所述金属保护膜之间的边界相邻的固溶部分，并且所述固溶部分含有在所述金属保护膜中包含的金属。10.根据权利要求1所述的半导体器件，其中，所述柱结构含有铜，并且其中，所述金属保护膜含有镍。11.一种半导体器件，包括：衬底；连接焊盘，位于所述衬底上；以及凸块结构，位于所述连接焊盘上，其中，所述凸块结构包括：柱结构，具有侧壁和上表面，金属保护膜，由金属形成且包括位于...

【专利技术属性】
技术研发人员：河相守，金建来，朴哲贤，白寅学，申尚澈，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR