堆叠管芯腔封装制造技术

提供了一种装置，其包括：形成衬底的多个介电层；所述衬底的第一表面上的多个第一导电接触部；所述衬底的第一表面中的腔，限定与所述第一表面平行的第二表面；所述衬底的第二表面上的多个第二导电接触部；与所述第二导电接触部耦合的一个或多个集成电路管芯；以及模塑材料，至少部分地覆盖所述一个或多个集成电路管芯和所述第一导电接触部。还公开且要求保护其他实施例。

Stacked Tube Core Cavity Packaging

【技术实现步骤摘要】
【国外来华专利技术】堆叠管芯腔封装
技术介绍
随着计算设备（诸如，智能电话）在大小方面缩小的同时持续在性能和能力方面增长，堆叠封装（PoP）架构的使用已经扩充。针对PoP架构而设计的衬底不仅要求附着设备的空间，而且要求用于路由互连件和通孔的空间，以便于与设备通信。附图说明将从下面给出的详细描述以及从本公开的各种实施例的附图更充分地理解本公开的实施例，然而，附图不应当被理解成将本公开限于具体实施例，而是仅用于解释和理解。图1图示了根据一些实施例的堆叠管芯腔封装的横截面视图，图2A-2I图示了根据一些实施例的堆叠管芯腔封装的制造步骤的横截面视图，图3图示了根据一些实施例的形成堆叠管芯腔封装的方法的流程图，以及图4图示了根据一些实施例的包括堆叠管芯腔封装的智能设备或计算机系统或SoC（片上系统）。具体实施方式总体上呈现了堆叠管芯腔封装。在这点上，本专利技术的实施例实现了关于大管芯和管芯堆叠的传统顶侧球附着、模塑和穿塑互连（TMI）钻孔。本领域技术人员将领会，这些封装可以避免形状因子增长、PoP管脚减小和非常高的穿塑互连接点，诸如双顶侧焊料球。在以下描述中，讨论了许多细节以提供本公开的实施例的更透彻解释。然而，对本领本文档来自技高网...

【技术保护点】
1.一种装置，包括：形成衬底的多个介电层；所述衬底的第一表面上的多个第一导电接触部；所述衬底的第一表面中的腔，限定与所述第一表面平行的第二表面；所述衬底的第二表面上的多个第二导电接触部；与所述第二导电接触部耦合的一个或多个集成电路管芯；以及模塑材料，至少部分地覆盖所述一个或多个集成电路管芯和所述第一导电接触部。

【技术特征摘要】
【国外来华专利技术】1.一种装置，包括：形成衬底的多个介电层；所述衬底的第一表面上的多个第一导电接触部；所述衬底的第一表面中的腔，限定与所述第一表面平行的第二表面；所述衬底的第二表面上的多个第二导电接触部；与所述第二导电接触部耦合的一个或多个集成电路管芯；以及模塑材料，至少部分地覆盖所述一个或多个集成电路管芯和所述第一导电接触部。2.如权利要求1所述的装置，进一步包括所述衬底内的芯层。3.如权利要求1所述的装置，进一步包括与所述第一导电接触部耦合的存储器设备，所述存储器设备跨越所述腔。4.如权利要求1所述的装置，其中所述腔包括大于约100um的深度。5.如权利要求1至4中任一项所述的装置，其中所述第一导电接触部包括焊料形式。6.如权利要求1至4中任一项所述的装置，其中所述一个或多个集成电路管芯包括：第一集成电路管芯，与所述第二导电接触部耦合；以及第二集成电路管芯，通过硅通孔与所述第一集成电路管芯耦合。7.一种集成电路封装，包括：衬底，包括：第一表面；所述第一表面中的腔，限定与所述第一表面平行的第二表面；所述第一表面上的焊料形式，处于所述腔的相反侧上；以及所述第二表面上的导电接触部；一个或多个集成电路管芯，与所述第二表面上的导电接触部耦合；模塑材料，覆盖所述一个或多个集成电路管芯；以及集成电路设备，与所述腔的相反侧上的焊料形式耦合。8.如权利要求7所述的装置，其中所述一个或多个集成电路设备包括：第一集成电路管芯，与所述第二表面上的导电接触部耦合；以及第二集成电路管芯，与所述第一集成电路管芯的顶表面耦合。9.如权利要求8所述的装置，进一步包括：通过线接合与所述第二表面上的导电接触部导电耦合的所述第二集成电路管芯。10.如权利要求7所述的装置，其中所述腔包括大于约100um的深度。11.如权利要求7至10中任一项所述的装置，其中所述一个或多个集成电路管芯包括处理器。12.如权利要求7至10中任一项所述的装置，其中与所述焊料形式耦合的集成电路设备包括存储器设备。13.一种系统，包括：显示子系统；无线通信接口；以及集成电路封装，所述集成电路封装包括：衬底，包括：...

【专利技术属性】
技术研发人员：M莫迪，RL桑克曼，D马利克，RV马哈詹，AP阿卢尔，邓一康，EJ李，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US