【技术实现步骤摘要】
【国外来华专利技术】非晶氧化物半导体存储器件
技术介绍
嵌入式动态随机存取存储器(eDRAM)是与微处理器芯片(例如中央处理单元或“CPU”)集成在同一封装衬底(或“管芯”)上的一种存储器件，从而形成“多芯片”模块。将存储器件和CPU两者彼此靠近地集成在同一封装衬底上使得能够通过总线以非常高的带宽和低信号延迟在存储器件与CPU之间进行直接通信。通常，在半导体衬底上和/或内的前端(或前端制程(FEOL))中制造1个晶体管/1个电容器(“1T/1C”)eDRAM器件的晶体管，而在后端(或后端制程(BEOL))中放置对应的电容器。然后通过在BEOL中形成的金属互连层将晶体管和对应的电容器置于彼此电连通。BEOL是IC制造的一部分，其中利用诸如金属线和金属通孔的导电特征件将个体半导体器件(无论是嵌入式存储器还是逻辑晶体管)彼此互连。这些互连件封装在介电材料中。BEOL可以包括任意数量的层，取决于目标应用或最终用途。附图说明图1A是沿着与设置在FEOL内制造的器件层内的示例性eDRAM器件的晶体管的栅极平行的方向获取的示意性横截面。图1B是根据本公开的实施例的沿着与设置在互连层内并且在BEOL内制造...
【技术保护点】
1.一种集成电路器件，包括：衬底，其包括半导体材料；器件层，其设置在所述衬底上，所述器件层包括多个晶体管；多个互连层，其在所述器件层上方，所述互连层中的至少一些包括多个金属特征件和所述金属特征件之间的隔离部；以及后端存储器件，其在所述多个互连层的至少一层内，所述后端存储器件包括：在互连层的所述隔离部的至少一部分上方的氧化物半导体层，栅电极，以及在所述氧化物半导体层与所述栅电极之间的栅极电介质层。
【技术特征摘要】
【国外来华专利技术】1.一种集成电路器件，包括：衬底，其包括半导体材料；器件层，其设置在所述衬底上，所述器件层包括多个晶体管；多个互连层，其在所述器件层上方，所述互连层中的至少一些包括多个金属特征件和所述金属特征件之间的隔离部；以及后端存储器件，其在所述多个互连层的至少一层内，所述后端存储器件包括：在互连层的所述隔离部的至少一部分上方的氧化物半导体层，栅电极，以及在所述氧化物半导体层与所述栅电极之间的栅极电介质层。2.根据权利要求1所述的集成电路器件，还包括设置在所述后端存储器件下方且在所述衬底的器件层内的外围存储器件电路。3.根据权利要求1所述的集成电路器件，其中，所述氧化物半导体层包括第一部分、与所述第一部分相对的第二部分、以及在所述第一部分与所述第二部分之间的中心部分。4.根据权利要求3所述的集成电路器件，还包括在所述氧化物半导体层的所述第一部分上的源电极和在所述氧化物半导体层的所述第二部分上的漏电极，其中，所述氧化物半导体层的所述第一部分对应于存储器单元晶体管的源极区，所述氧化物半导体层的所述中心部分对应于所述存储器单元晶体管的沟道区，并且所述氧化物半导体层的所述第二部分对应于所述存储器单元晶体管的漏极区。5.根据权利要求4所述的集成电路器件，还包括与所述源电极接触的第一电触点、与所述栅电极接触的第二电触点、以及与所述漏电极接触的第三电触点。6.根据权利要求5所述的集成电路器件，其中，所述栅电极和所述第二电触点在所述氧化物半导体层的与所述第一电触点和所述第二电触点相对的侧上。7.根据权利要求1所述的集成电路器件，其中，所述氧化物半导体层是铟镓锌氧化物的层。8.根据权利要求7所述的集成电路器件，其中，所述铟镓锌氧化物是非晶的。9.根据权利要求1所述的集成电路器件，其中，所述氧化物半导体层是以下中的一种或多种的层：铟锌氧化物、氧化铟、氧化锡、氧化锌、氧化镓、以及氧化锌氮化物。10.根据权利要求1所述的集成电路器件，还包括：设置在源电极与所述栅电极之间的第一绝缘间隔物；以及设置在漏电极与所述栅电极之间的第二绝缘间隔物。11.根据权利要求1所述的集成电路器件，还包括与所述集成电路器件接触的电容器。12.一种计算系统，包括根据权利要求1-11中的任一项所述的集成电路器件。13.一种集成电路存储器件，包括：氧化物半导体层，其设置在集成电路的互连层内，所述氧化物半导体层具有第一部分、与所述第一部分相对的第二部分、以及在所述第一部分与所述第二部分之间的中心部分，所述第一部分对应于...
【专利技术属性】
技术研发人员：V·H·勒，A·A·夏尔马，G·杜威，R·皮拉里塞泰，S·希瓦拉曼，王奕，J·T·卡瓦列罗斯，T·加尼，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。