一种可变位宽乘法器自动化生成方法技术

本发明专利技术公开一种可变位宽乘法器自动化生成方法，用户创建目标文件夹，配置顶层乘法器参数；依据本级乘法器参数配置文件中乘法器嵌套层级，进行逐级向下划分，并生成相应的RTL代码；直至被划分单元为最小粒度单元后，停止划分，完成所需乘法器RTL代码的生成工作。本发明专利技术考虑了流水级数的配置，实现了乘法器的可配置性，使设计的乘法器灵活性高，普适性强。

An Automatic Generation Method of Variable Bit Width Multiplier

【技术实现步骤摘要】
一种可变位宽乘法器自动化生成方法
本专利技术涉及数字芯片设计
，具体为一种可变位宽乘法器自动化生成方法。
技术介绍
乘法器是硬核处理器、DSP、滤波器、高性能微控制器等器件中重要的运算部件之一。高性能乘法除了直接用于运算单元外还在图像、语音、加密等信号处理领域扮演着非常重要的角色。乘法器的结构复杂、延时大、运算周期较长，往往处于系统的关键路径上，因此，设计优化乘法器的结构将大大改善整个处理器系统的速度、面积和功耗等性能指标。随着机器学习、大数据加速等高性能计算场景的出现，乘法器在处理实时视频、音频以及图象信号处理中占很大的比重。且由于应用场景多种多样，对乘法器的位宽、数据类型和性能都有不同的需求，因此需要一种能够快速设计可变位数的、高灵活度的乘法器硬件结构。现有参考文献，如焦继业,穆荣,郝跃.快速设计高性能有符号乘法器电路的编程语言研究.电子学报.2013,Vol.41(11):2256-2261。该文献设计高性能有符号乘法器的编程语言，其核心思想是将乘法器的编码器、加法器树、快速加法器等三个部分的基本单元分离出来，采用指令表示基本单元功能和互联关系。该文献的缺点是对可变位数的本文档来自技高网...

【技术保护点】
1.一种可变位宽乘法器自动化生成方法，其特征在于，包括以下步骤：步骤1：用户创建目标文件夹，配置顶层乘法器参数，包括流水级数；步骤2：依据本级乘法器参数配置文件中乘法器嵌套层级，进行逐级向下划分，并生成相应的RTL代码；步骤3：循环步骤2，直至被划分单元为最小粒度单元后，停止划分，完成所需乘法器RTL代码的生成工作。

【技术特征摘要】
1.一种可变位宽乘法器自动化生成方法，其特征在于，包括以下步骤：步骤1：用户创建目标文件夹，配置顶层乘法器参数，包括流水级数；步骤2：依据本级乘法器参数配置文件中乘法器嵌套层级，进行逐级向下划分，并生成相应的RTL代码；步骤3：循环步骤2，直至被划分单元为最小粒度单元后，停止划分，完成所需乘法器RTL代码的生成工作。2.根据权利要求1所述的可变位宽乘法器自动化生成方法，其特征在于，所述顶层乘法器参数的配置文件为文本文件，包括用户输入的自定义的9个乘法器参数：参数$1：被乘数位数表示被乘数A的bit位宽；参数$2：乘数位数表示乘数B的bit位宽；参数$3：s表示被乘数A为有符号数；u表示被乘数A为无符号数；参数$4：s表示乘数B为有符号数；u表示乘数B为无符号数；参数$5：rst表示异步复位；sclr表示同步复位；参数$6：目标文件路径表示脚本产生的Verilog代码的存储路径参数$7：单元库文件路径表示最小乘法器单元库的文件路径；参...

【专利技术属性】
技术研发人员：邸志雄，叶帅，葛悦，李福强，周玉欣，陆可承，冯全源，
申请(专利权)人：西南交通大学，
类型：发明
国别省市：四川,51