中值滤波器电路结构及中值获取方法技术

本发明专利技术提供了一种中值滤波器电路结构及中值获取方法，该结构包括：用于存寄存上一周期按大小顺序排列的N‑1个数据的数据寄存器；用于接收第N个数据并将其位宽增加的位宽增加电路；用于对位宽增加电路输出的增加位宽后的第N个数据与数据寄存器中的N‑1个按大小顺序排列的数据进行比较并生成新的顺序的比较及排序电路；以及用于完成数据的衰减和终结并将其余数据存入数据寄存器中的生命周期衰减及终结电路。本发明专利技术的中值滤波器电路结构在减小寄存器资源消耗的基础上，减小逻辑电路的复杂度，使得其能够适应更高的时钟速度。

【技术实现步骤摘要】
中值滤波器电路结构及中值获取方法
本专利技术涉及数字集成电路
，具体涉及一种中值滤波器电路结构以及获取中值的方法。
技术介绍
中值滤波是在数字图像处理和信号处理中常用的非线性滤波技术。在数字图像处理中，与常用的均值滤波，高斯滤波和维纳滤波等一起构成了常见的图像优化和预处理方法。中值滤波主要用于对椒盐噪声进行处理。在CIS图像处理电路中的出现的坏点，因其输出特性与椒盐噪声相似，所以常用中值滤波器进行预处理。中值滤波算法，现已得到极大优化，其中基于均值加速的快速中值滤波和自适应的中值滤波技术已取得较好的效果。但对于数字电路，常用的中值滤波结构依旧为两类：第一类，存在对深度为N的数据进行寄存的缓冲区，并添加深度为N的大小数据寄存器，用于存储N个数据的大小顺序。通过排序确认顺序，并最终确认中值即为大小数据寄存器中(N+1)/2对应的那个数据。第二类，存在对深度为N的数据进行寄存的缓冲区，并添加深度为N的进出顺序寄存器。N个数据按顺序进行排列，当新数据进入时，最新的，最新的N个数据按大小重新排序，更新当前N个数据的先后顺序。现有的方法中，对第一类中值滤波结构进行优化，将数据存储设备的深度从N个减少为N-1个，从而实现更小的电路面积。但是这引入了不必要的数据重排电路，电路结构依旧存在优化空间。
技术实现思路
为了克服以上问题，本专利技术旨在提供一种中值滤波器电路结构，从而减小逻辑电路的复杂度。为了达到上述目的，本专利技术提供了一种中值滤波器电路结构，其特征在于，包括：数据寄存器、比较及排序电路、位宽增加电路和生命周期衰减及终结电路；所述中值滤波器电路结构用于对N个mbit位数据进行中值滤波，N为大于等于2的整数；m为大于等于1的整数；其中，数据寄存器，用于存寄存上一周期按大小顺序排列的N-1个数据；位宽增加电路，接收第N个数据，将第N个数据的mbit位的位宽增加nbit数据位，得到增加后的n+mbit位，并将高nbit位设置初始值N，低mbit位保持不变，并将增加位宽后的第N个数据发送给比较及排序电路；比较及排序电路，用于对位宽增加电路输出的增加位宽后的第N个数据与数据寄存器中的N-1个按大小顺序排列的数据进行比较，确定增加位宽后的第N个数据的位置，从而生成新的顺序，并输出到生命周期衰减及终结电路中；生命周期衰减及终结电路，用于对接收到的所有数据高nbit位减去2m，以完成高nbit位的衰减，并删除其中高nbit位为0的那组数据，完成数据的衰减和终结，将其余数据存入数据寄存器中，以为下一周期备用。优选地，增加的nbit数据位为生命周期bit位，用于表征数据在整个中值滤波器中的存在时间；生命周期bit位预置值为N，每进行一次大小顺序比较和排序，生命周期bit位减1，当其值变为0时，该数据的生命终结，清除出整个中值滤波器，以此保证上一周期寄存的数据量一直为N-1；各数据的生命周期bit位大小为1～N-1。优选地，生命周期衰减及终结电路中的数据的位宽为n，并且，N与n的关系为2(n-1)≤N≤2n，n为大于等于1的整数。优选地，增加位宽后的第N个数据的位宽为m+n，总的寄存器消耗为(m+n)*(N-1)。优选地，所述数据寄存器的总位宽为m+n。为了达到上述目的，本专利技术还提供了一种采用上述的中值滤波器电路结构来获取中值的方法，其包括：步骤01：在上一周期快结束时，生命周期衰减及终结电路将完成衰减和终结后的数据，依序存入数据寄存器中，以为下一周期备用；步骤02：下一周期刚开始，位宽增加电路接收第N个数据，并增加该第N个数据的位宽，然后将增加位宽后的第N个数据发送给比较及排序电路；步骤03：比较及排序电路将增加位宽后的第N个数据与数据寄存器中的N-1个按大小顺序排列的数据进行比较，确定增加位宽后的第N个数据的位置，从而生成新的顺序，然后输出到生命周期衰减及终结电路中；步骤04：生命周期衰减及终结电路对接收到的所有数据高nbit位减去2m，以完成高nbit位的衰减，并删除其中高nbit位为0的那组数据，完成数据的衰减和终结，将其余数据存入数据寄存器中，以为下一周期备用；步骤05：重复步骤01～04，直至完成N个周期循环。根据权利要求5所述的获取中值的方法，其特征在于，步骤04中，生命周期衰减及终结电路中所采用的数据位宽为n，并且，N与n的关系为2(n-1)≤N≤2n，n为大于等于1的整数。优选地，所增加的nbit数据位为生命周期bit位，用于表征数据在整个中值滤波器中的存在时间；生命周期bit位预置值为N，每进行一次大小顺序比较和排序，生命周期bit位减1，当其值变为0时，该数据的生命终结，清除出整个中值滤波器，以此保证上一周期寄存的数据量一直为N-1；各数据的生命周期bit位大小为1～N-1。优选地，步骤02中，增加位宽后的第N个数据的位宽为m+n，总的寄存器消耗为(m+n)*(N-1)。优选地，所采用的数据寄存器的总位宽为m+n。本专利技术克服了现有中值滤波器消耗寄存器资源高，电路复杂度高的缺点，本专利技术的电路结构在减小寄存器资源消耗的基础上，减小逻辑电路的复杂度，使得其能够适应更高的时钟速度。附图说明图1为本专利技术的一个较佳实施例的数据寄存器的结构示意图图2为本专利技术的一个较佳实施例的中值滤波电路结构的示意图图3为本专利技术的一个较佳实施例的获取中值的方法的流程示意图图4为本专利技术的一个较佳实施例的N为5和m为8时的中值滤波器电路结构的示意图具体实施方式为使本专利技术的内容更加清楚易懂，以下结合说明书附图，对本专利技术的内容作进一步说明。当然本专利技术并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本专利技术的保护范围内。以下结合附图1～4和具体实施例对本专利技术作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。请参阅图1～2，本实施例中，一种中值滤波器电路结构包括：数据寄存器、比较及排序电路、位宽增加电路和生命周期衰减及终结电路。本实施例中，中值滤波器电路结构用于对N个mbit位数据进行中值滤波，N为大于等于2的整数；m为大于等于1的整数。数据寄存器，请参阅图1，用于存寄存上一周期按大小顺序排列的N-1个数据；这里的数据寄存器的总位宽为m+n。请参阅图2，位宽增加电路，接收第N个数据，将第N个数据的mbit位的位宽增加nbit数据位，得到增加后的n+mbit位，并将高nbit位设置初始值N，低mbit位保持不变，并将增加位宽后的第N个数据发送给比较及排序电路；这里，增加位宽后的第N个数据的位宽为m+n，总的寄存器消耗为(m+n)*(N-1)。这里，所增加的nbit数据位为生命周期bit位，用于表征数据在整个中值滤波器中的存在时间；生命周期bit位预置值为N，每进行一次大小顺序比较和排序，生命周期bit位减1，当其值变为0时，该数据的生命终结，清除出整个中值滤波器，以此保证上一周期寄存的数据量一直为N-1；各数据的生命周期bit位大小为1～N-1。请参阅图2，比较及排序电路，用于对位宽增加电路输出的增加位宽后的第N个数据与数据寄存器中的N-1个按大小顺序排列的数据进行比较，确定增加位宽后的第N个数据的位置，从而生成新的顺序，并输出到生命周期衰减及终结电路中；请参阅本文档来自技高网...

【技术保护点】
一种中值滤波器电路结构，其特征在于，包括：数据寄存器、比较及排序电路、位宽增加电路和生命周期衰减及终结电路；所述中值滤波器电路结构用于对N个m bit位数据进行中值滤波，N为大于等于2的整数；m为大于等于1的整数；其中，数据寄存器，用于寄存上一周期按大小顺序排列的N‑1个数据；位宽增加电路，接收第N个数据，将第N个数据的m bit位的位宽增加n bit数据位，得到增加后的n+m bit位，并将高n bit位设置初始值N，低m bit位保持不变，并将增加位宽后的第N个数据发送给比较及排序电路；比较及排序电路，用于对位宽增加电路输出的增加位宽后的第N个数据与数据寄存器中的N‑1个按大小顺序排列的数据进行比较，确定增加位宽后的第N个数据的位置，从而生成新的顺序，并输出到生命周期衰减及终结电路中；生命周期衰减及终结电路，用于对接收到的所有数据高n bit位减去2

【技术特征摘要】
1.一种中值滤波器电路结构，其特征在于，包括：数据寄存器、比较及排序电路、位宽增加电路和生命周期衰减及终结电路；所述中值滤波器电路结构用于对N个mbit位数据进行中值滤波，N为大于等于2的整数；m为大于等于1的整数；其中，数据寄存器，用于寄存上一周期按大小顺序排列的N-1个数据；位宽增加电路，接收第N个数据，将第N个数据的mbit位的位宽增加nbit数据位，得到增加后的n+mbit位，并将高nbit位设置初始值N，低mbit位保持不变，并将增加位宽后的第N个数据发送给比较及排序电路；比较及排序电路，用于对位宽增加电路输出的增加位宽后的第N个数据与数据寄存器中的N-1个按大小顺序排列的数据进行比较，确定增加位宽后的第N个数据的位置，从而生成新的顺序，并输出到生命周期衰减及终结电路中；生命周期衰减及终结电路，用于对接收到的所有数据高nbit位减去2m，以完成高nbit位的衰减，并删除其中高nbit位为0的那组数据，完成数据的衰减和终结，将其余数据存入数据寄存器中，以为下一周期备用。2.根据权利要求1所述的中值滤波器电路结构，其特征在于，增加的nbit数据位为生命周期bit位，用于表征数据在整个中值滤波器中的存在时间；生命周期bit位预置值为N，每进行一次大小顺序比较和排序，生命周期bit位减1，当其值变为0时，该数据的生命终结，清除出整个中值滤波器，以此保证上一周期寄存的数据量一直为N-1；各数据的生命周期bit位大小为1～N-1。3.根据权利要求1所述的中值滤波器电路结构，其特征在于，生命周期衰减及终结电路中的数据的位宽为n，并且，N与n的关系为2(n-1)≤N≤2n，n为大于等于1的整数。4.根据权利要求1所述的中值滤波器电路结构，其特征在于，增加位宽后的第N个数据的位宽为m+n，总的寄存器消耗为(m+n)*(N-1)。5.根据权利要求1所述的中值滤波器电路结...

【专利技术属性】
技术研发人员：袁庆，段杰斌，李琛，张小亮，张远，史汉臣，
申请(专利权)人：上海集成电路研发中心有限公司，成都微光集电科技有限公司，
类型：发明
国别省市：上海,31