一种基于1T1R存储器的乘法器及运算方法技术

本发明专利技术公开了一种基于1T1R存储器的乘法器及运算方法，乘法器包括：1T1R矩阵A1、1T1R矩阵A2、1T1R矩阵A3以及外围电路；1T1R矩阵用于实现运算并存储运算结果，外围电路用于传输数据及控制信号，从而控制1T1R矩阵的运算及存储过程；运算电路分别用于实现或非布尔逻辑运算、二位二进制乘法器以及优化；运算电路对应的操作方法分别通过控制1T1R器件初始化的电阻状态、字线输入信号大小、位线输入信号大小以及源线输入信号大小来完成相应的运算及存储过程。本发明专利技术实现了计算与存储的融合，降低了集成电路的复杂性，可实现16种基本的布尔逻辑运算以及更为复杂的数字电路运算。

【技术实现步骤摘要】
一种基于1T1R存储器的乘法器及运算方法
本专利技术属于微电子器件领域，更具体地，涉及一种基于1T1R存储器的乘法器及运算方法。
技术介绍
电子信息技术的发展已进入“后摩尔”时代，由于面临着制备工艺和物理机理的双重限制，通过进一步缩小半导体器件的尺寸来提高集成电路的性能越来越困难，传统计算机架构中指令与数据放在同一内存，与此带来的CPU利用率(吞吐率)降低问题即冯诺依曼瓶颈，新原理纳米信息器件忆阻器的研究为解决这一问题提供了新的思路。忆阻器是新原理纳米信息器件中具有重大发展前景的一种，具备高集成密度、高读写速度、低功耗、多值计算潜力等方面的优势。目前，忆阻器已在非易失存储、逻辑运算、新型计算/存储融合架构计算和新型神经形态计算等方面呈现广阔的应用前景，将为IT技术发展提供新的物理基础，结合现有成熟CMOS技术与忆阻器可以实现新型计算机架构。
技术实现思路
针对现有技术的缺陷，本专利技术提供了一种基于1T1R器件的乘法运算电路及操作方法，其目的在于实现非易失性逻辑运算，并实现更复杂的计算功能，同时实现运算功能的并行运算性。为实现上述目的，按照本专利技术的第一方面，提供了一种基于1T1R器件本文档来自技高网...

【技术保护点】
1.一种基于1T1R存储器的乘法器，用于实现二位乘法，根据输入的数据a0a1和b0b1，计算积值s0～3，其特征在于，所述乘法器包括：1T1R矩阵A1、1T1R矩阵A2、1T1R矩阵A3以及外围电路；1T1R矩阵A1包括：4个1T1R器件R0A～R3A，分别用于存储计算4位初始输入数据S0A～3A＝a0a1b0b1，R0A～R3A对应的字线控制信号为VWL0A～VWL3A，R0A～R3A对应的位线控制信号分别为VBL0，R0A～R3A对应的源线控制信号分别为VSL0A～VSL3A；1T1R矩阵A2包括：15个1T1R器件

【技术特征摘要】
1.一种基于1T1R存储器的乘法器，用于实现二位乘法，根据输入的数据a0a1和b0b1，计算积值s0～3，其特征在于，所述乘法器包括：1T1R矩阵A1、1T1R矩阵A2、1T1R矩阵A3以及外围电路；1T1R矩阵A1包括：4个1T1R器件R0A～R3A，分别用于存储计算4位初始输入数据S0A～3A＝a0a1b0b1，R0A～R3A对应的字线控制信号为VWL0A～VWL3A，R0A～R3A对应的位线控制信号分别为VBL0，R0A～R3A对应的源线控制信号分别为VSL0A～VSL3A；1T1R矩阵A2包括：15个1T1R器件分别用于存储中间计算结果对应的字线控制信号为对应的位线控制信号为VBL0，对应的源线控制信号为1T1R矩阵A3包括：4个1T1R器件R0B～R3B，用于计算并存储加法运算结果s0～3，R0B～R3B对应的字线控制信号为VWL0B～VWL3B，R0B～R3B对应的位线控制信号为VBL0，R0B～R3B对应的源线控制信号为VSL0B～VSL3B；所述的输入信号都由所述的外围电路控制及施加；所述1T1R矩阵A1、A2、A3计算所得的中间数据和计算结果s0～3通过所述外围电路中的数据传输控制器实现数据读取输出。2.一种基于权利要求1所述的乘法器的运算方法，其特征在于，包括如下步骤：(S2-1)输入逻辑信号VWL0A＝1、VSL0A＝a0以及将输入的运算数据a0写入1T1R矩阵A1的R0A中；输入逻辑信号VWL1A＝1、VSL1A＝a1以及将输入的运算数据a1写入1T1R矩阵A1的R1A中；输入逻辑信号VWL2A＝1、VSL2A＝b0以及将输入的运算数据b0写入1T1R矩阵A1的R2A中；输入逻辑信号VWL3A＝1、VSL3A＝b1以及将输入的运算数据b1写入1T1R矩阵A1的R3A中；(S2-2)输入逻辑信号以及VBL0＝1，将1T1R器件置高阻，即分别输入逻辑信号VWL0A～3A＝1、VSL0A～3A＝V0、以及分别计算输入数据a0a1b0b1的非值并将其分别存储在1T1R矩阵A2的1T1R器件中；(S2-3)输入逻辑信号以及计算1T1R矩阵A2的1T1R器件中的或非值并将其存储在1T1R矩阵A2的1T1R器件中；(S2-4)输入逻辑信号以及计算1T1R矩阵A2的1T1R器件中的或非值并将其存储在1T1R矩阵A2的1T1R器件中；(S2-5)输入逻辑信号以及计算1T1R矩阵A2的1T1R器件中的或非值并将其存储在1T1R矩阵A2的1T1R器件中；(S2-6)输入逻辑信号以及计算1T1R矩阵A2的1T1R器件中的或非值并将其存储在1T1R矩阵A2的1T1R器件中；(S2-7)输入逻辑信号VWL0B＝1、VSL0B＝V0以及计算1T1R矩阵A2的1T1R器件中数据的非值并将其存储在1T1R矩阵A2的1T1R器件中；(S2-8)输入逻辑信号VWL0B＝1、VSL0B＝V0以及计算1T1R矩阵A2的1T1R器件中数据的非值并将其存储在1T1R矩阵A2的1T1R器件中；(S2-9)输入逻辑信号VWL0B＝1、VSL0B＝V0以及计算1T1R矩阵A2的1T1R器件中数据的非值并将其存储在1T1R矩阵A2的1T1R器件中；(S2-10)输入逻辑信号VWL0B＝1、VSL0B＝V0以及计算1T1R矩阵A2的1T1R器件中数据的非值并将其存储在1T1R矩阵A2的1T1R器件中；(S2-11)输入逻辑信号VWL0B＝1、以及VSL0B＝0计算1T1R矩阵A2的1T1R器件中数据的或非值，得到二位乘法结果的第一位并将其存储在1T1R矩阵A3的1T1R器件R0B中；(S2-12)输入逻辑信号VWL1B＝1、以及VSL1B＝0计算1T1R矩阵A2的1T1R器件中数据的或非值，得到二位乘法结果的第二位并将其分别存储在1T1R矩阵A3的1T1R器件R1B中；(S2-13)输入逻辑信号以及计算1T1R矩阵A2的1T1R器件中数据的或非值并将其分别存储在1T1R矩阵A2的1T1R器件中；输入逻辑信号以及计算1T1R矩阵A2的1T1R器件中数据的或非值并将其分别存储在1T1R矩阵A2的1T1R器件中；输入逻辑信号VWL2B＝1、以及计算1T1R矩阵A2的1T1R器件中数据的或非值得输入逻辑信号VWL2A＝1、VSL2B＝0、以及计算，得到二位乘法结果的第三位并将其存储在1T1R矩阵A3的1T1R器件R2B中；(S2-14)1T1R矩阵A2的1T1R器件中的数据即为二位乘法结果的第四位，基于权利要求9所述运算电路的操作方法，输入逻辑信号VWL3B＝1、VSL3B＝0以及VBL0＝1，将1T1R矩阵A3的1T1R器件R3B置低阻；输入逻辑信号VSL3B＝V0，于是所述1T1R器件R1就将数据通过传递运算传输到1T1R器件R3B得到二位乘法结果第四位P3＝s3。3.一种基于1T1R存储器的乘法器，用于实现优化的二位二进制乘法，根据输入的数据a0a1和b0b1，计算积值s0～3，其特征在于，包括：1T1R矩阵A1、1T1R矩阵A2、1T1R矩阵A3以及外围电路；1T1R矩阵A1包括2个1T1R器件R0A～R1A，分别用于存储初始输入数据s0A～3A＝a0a1b0b1或者运算结果s0～1，R0A～R3A对应的字线控制信号为VWL0A～VWL1A，R0A～R1A对应的位线控制信号分别为VBL0，R0A～R1A对应的源线控制信号分别为VSL0A～VSL1A；1T1R矩阵A2包括8个1T1R器件分别用于存储中间计算结果对应的字线控制信号为对应的位线控制信号为VBL0，对应的源线控制信号为1T1R矩阵A3包括2个1T1R器件R0B～R1B，用于计算并存储加法运算结果s2～3，R0B～R1B对应的字线控制信号为VWL0B～VWL1B，R0B～R1B对应的位线控制信号为VBL0，R0B～R1B对应的源线控制信号为VSL0B～VSL1B；所述的输入信号都由所述的外围电路控制及施加；所述1T1R矩阵A1、A2、A3计算所得的中间数据和计算结果s0～3通过所述外围电路中的数据传输控制器实现数据读取输出。4.一种基于权利要求3所述乘法器的运算方法，其特征在于，包括如下步骤：(S3-1)输入逻辑信号VWL0A＝1、VSL0A＝a0以及将输入的运算数据a0写入1T1R矩阵A1的R0A中，即s0A＝a0；输入逻辑信号VWL1A＝1、VSL0A＝0以及VBL0＝1，将1T1R矩阵A1的R1A置高阻，即s1A＝0；输入逻辑信号VWL0A＝1、VWL1A＝1、VSL0A＝V0、VSL1A＝V0以及将1T1R矩阵A1的1T1R器件R0A中数据s0A＝a0取非并存储在1T1R矩阵A2的中，即(S3-2)输入逻辑信号VWL0A＝1、VSL0A＝a1以及将输入的运算数据a1写入1T1R矩阵A1的R0A中，即s0A＝a1；输入逻辑信号VWL0A＝1、VWL1A＝1、VSL0A＝V0、VSL1A＝V0以及将1T1R矩阵A1的1T1R器件R0A中数据s0A＝a1取非并存储在1T1R矩阵A2的中，即(S3-3)输入逻辑信号VWL0A＝1、VSL0A＝b0以及将输入的运算数据b0写入1T1R矩阵A1的R0A中，即s0A＝b0；输入逻辑信号VWL0A＝1、VWL1A＝1、VSL0A＝V0、VSL1A＝V0以及将1T1R矩阵A1的1T1R器件R0A中数据s0A＝b0取非并存储在1T1R矩阵A2的中，即(S3-4)输入逻辑信号VWL0A＝1、VSL0A＝b1以及将输入的运算数据b1写入1T1R矩阵A1的R0A中，即s0A＝b1；输入逻辑信号VWL0A＝1、VWL1A＝1、VSL0A＝V0、VSL1A＝V0以及将1T1R矩阵A1的1T1R器件R0A中数据s0A＝b1取非并存储在1T1R矩阵A2的中，即(S3-5)输入逻辑信号以及计算1T1R矩阵A2的1T1R器件中的或非值并将其存储在1T1R矩阵A2的1T1R器件中；(S3-6)输入逻辑信号以及计算1T1R矩阵A2的1T1R器件中的或非值并将其存储在1T1R矩阵A2的1T1R器件中；(S3-7)输入逻辑信号以及计算1T1R矩阵A2的1T1R器件中的或非值并将其存储在1T1R矩阵A2的1T1R器件中；(S3-8)输入逻辑信号以及计算1T1R矩阵A2的1T1R器件中的或非值并将其存储在1T1R矩阵A2的1T1R器件中，即为二位二进制乘法结果的第四位(S3-9)输入逻辑信号VWL1A＝1、VSL1A＝V0以及计算1T1R矩阵A2的1T1R器件中的非值并将其存储在1T1R矩阵A2的1T1R器件中；(S3-10)输入逻辑信号VWL1A＝1、VSL1A＝V0以及计算1T1R矩阵A2的1T1R器件中的非值并将其存储在1T1R矩阵A2的1T1R器件中；(S3-11)输入逻辑信号VWL0A＝1、以及VSL0A＝0计算1T1R矩阵A2的1T1R器件中数据的或非值并将其分别存储在1T1R矩阵A1的1T1R器件R0中；(S3-12)输入逻辑信号VWL1A＝1、以及VSL1A＝0计算1T1R矩阵A2的1T1R器件中数据的或非值并将其分别存储在1T1R矩阵A1的1T1R器件R1中；(S3-13)输入逻辑信号以及VBL0＝1，将1T1R矩阵A2的置高阻，即输入逻辑信号V...

【专利技术属性】
技术研发人员：缪向水，黄晓弟，李祎，
申请(专利权)人：华中科技大学，
类型：发明
国别省市：湖北,42