超结MOSFET终端结构制造技术

一种超结MOSFET终端结构，包括：N型重掺杂衬底及形成于其上的N型轻掺杂外延层；所述N型轻掺杂外延层包括元胞区及终端区；所述元胞区中形成有至少一个晶体管单元，所述晶体管单元包括形成于所述N型轻掺杂外延层中的一对元胞区P柱；该一对元胞区P柱顶端分别连接有一P型体区；所述N型轻掺杂外延层表面形成有栅极结构；所述终端区中形成有至少一个终端区P柱；所述终端区P柱的宽度等于所述元胞区P柱宽度的一半，间距也是元胞区P柱宽度的一半，所述终端P形区的间距逐渐加大。本实用新型专利技术可以提升器件终端区耐压能力，改善高压超结MOSFET器件的多种特性；器件制作方法与现有工艺兼容，有多种实现方式，可以在现有工艺条件下进一步提升超结MOSFET终端结构的耐压能力。

Superconductor MOSFET Terminal Structure

【技术实现步骤摘要】
超结MOSFET终端结构
本技术属于半导体器件领域，涉及一种超结MOSFET终端结构。
技术介绍
高压功率MOSFET(简称为VDMOSFET)可以通过减薄漏端漂移区的厚度来减小导通电阻，然而，减薄漏端漂移区的厚度就会降低器件的击穿电压，因此在VDMOSFET中，提高器件的击穿电压和减小器件的导通电阻是一对矛盾，超结MOSFET采用新的耐压层结构，利用一系列的交替排列的P型和N型半导体薄层，在较低反向电压下将P型N型区耗尽，实现电荷相互补偿，从而使N型区在高掺杂浓度下实现高的击穿电压，从而同时获得低导通电阻和高击穿电压，打破传统功率MOSFET导通电阻的理论极限。超结MOSFET具有导通损耗低、栅极电荷低、开关速度快、器件发热小和能效高的优点，产品可广泛用于个人电脑、笔记本电脑、上网本或手机、照明(高压气体放电灯)产品、电视机(液晶或等离子电视机)和游戏机等高端消费电子产品的电源或适配器。请参阅图2、图3，图2、图3分别显示为常规的高压超结MOSFET结构(以下简称HV-MOS)和低压超结MOSFET结构(以下简称LV-MOS)。如图2所示，高压超结MOSFET包括N型重掺杂衬底101、N型轻掺杂外延层102及形成于所述N型轻掺杂外延层102中的P柱103和P型体区104，所述N型轻掺杂外延层102表面形成有栅氧化层105及多晶硅栅极106。如图3所示，低压超结MOSFET包括形成于N型外延层中的多晶硅柱107及多晶硅栅极108。HV-MOS和LV-MOS都是在N型外延层上通过一定的工艺方式，形成一个纵向的沟槽结构，这样可以在器件耐压的同时，极大地降低导通电阻，提高器件性能。但是高压MOS管和低压MOS管在器件结构和工艺方法上又有很多不同点：1)器件横向尺寸上，HV-MOS的原胞尺寸(pitch)一般在十几微米，而LV-MOS的pitch一般只有几微米。在相同的芯片面积上，LV-MOS的原胞密度会比HV-MOS高出很多，所以低压器件对于工艺特征尺寸和光刻对准精度等要求更高，难度更大。2)器件纵向尺寸上，HV-MOS的N型外延层厚度和沟槽深度一般有几十微米，而LV-MOS会在几个微米。对于引入的这样一个深槽结构，其深度越深，工艺难度越大，所以高压器件更加依赖于沟槽的深度和工艺；3)沟槽实现的工艺上，HV-MOS的P柱(Ppillar-trench)是由P型杂质构成的，在N型外延层上首先利用深槽刻蚀工艺直接挖出沟槽结构，然后外延生长P型杂质层。而LV-MOS的多晶硅柱是由二氧化硅层和多晶硅层构成的，在N型外延层中挖出沟槽，然后热生长二氧化硅介质层，在进行多晶硅的淀积，形成所需的多晶硅柱。如今，功率器件的元胞区已经能够通过设计使其达到较高的耐压水平，但是在实际的生产过程中，还需要考虑晶体管的边缘区域，对于垂直器件来说，一个芯片的边缘部分的元胞除了要承受垂直方向上的电压外，还要承受水平方向上的电压，因此器件的终端边缘区域成为制约整个器件击穿电压的一个不可忽视的因素。因此，提供一种超结MOSFET终端结构及其制作方法，以进一步提高高压超结MOSFET终端区的耐压能力，从而提高晶体管的整体耐压能力，成为本领域技术人员亟待解决的一个重要技术问题。
技术实现思路
鉴于以上所述现有技术的缺点，本技术的目的在于提供一种超结MOSFET终端结构，该结构可以提升器件终端区耐压能力，改善高压超结MOSFET器件的多种特性；器件制作方法与现有工艺兼容，有多种实现方式，可以在现有工艺条件下进一步提升超结MOSFET终端结构的耐压能力。为实现上述目的及其他相关目的，本技术的技术解决方案如下：一种超结MOSFET终端结构，包括：N型重掺杂衬底及形成于所述N型重掺杂衬底上的N型轻掺杂外延层；所述的N型轻掺杂外延层包括元胞区和包围所述元胞区的终端区；所述的元胞区中形成有至少一个晶体管单元，所述的晶体管单元包括形成于所述N型轻掺杂外延层中的一对元胞区P柱；该一对元胞区P柱的顶端分别连接一P型体区，且该P型体区位于所述N型轻掺杂外延层内；在所述的一对P型体区的表面形成有栅极结构；且该栅极结构位于一对元胞区P柱之间；所述的终端区中形成有至少多个终端区P柱和一个以上的终端区P型体区；其特点在于：所述的终端区P柱的宽度等于所述元胞区P柱宽度的一半，所述终端区P柱的间距也是元胞区P柱宽度的一半，所述的终端P型体区的间距逐渐加大。所述的终端区P柱的深度范围为30～60微米。所述的元胞区P柱和所述的终端区P柱为P型单晶硅。所述的栅极结构包括形成于所述N型轻掺杂外延层表面的栅氧化层及形成于所述栅氧化层表面的多晶硅栅极。本技术的超结MOSFET终端结构，具有以下有益效果：本技术的超结MOSFET终端结构中，终端区P柱的深度大于元胞区P柱的深度，终端P柱的上端是常规的VDMOS终端，有利于电场的横向耗尽，而终端P柱的间距的减小又有利于提高终端P型掺杂的浓度，从而提升了终端区耐压能力，可以改善高压超结MOSFET器件的多种特性。本技术的超结MOSFET终端结构的制作方法与现有工艺兼容，有多种实现方式，可以在现有工艺条件下进一步提升超结MOSFET终端结构的耐压能力。附图说明图1是本技术超结MOSFET终端结构的示意图图2显示为现有技术中高压超结MOSFET的结构示意图。图3显示为现有技术中低压超结MOSFET的结构示意图。具体实施方式下面结合实施例和附图对本技术作进一步说明，但不应以此限制本技术的保护范围。先请参阅图1，图1是本技术超结MOSFET终端结构的示意图，由图可见，本技术超结MOSFET终端结构实施例，包括：N型重掺杂衬底201及形成于所述N型重掺杂衬底上的N型轻掺杂外延层202；所述的N型轻掺杂外延层202包括元胞区Ⅰ和包围所述元胞区的终端区Ⅱ；所述的元胞区中形成有至少一个晶体管单元，所述的晶体管单元包括形成于所述N型轻掺杂外延层202中的一对元胞区P柱203；该一对元胞区P柱203的顶端分别连接一P型体区205，且该P型体区205位于所述N型轻掺杂外延层202内；在所述的一对P型体区205的表面形成有栅极结构；且该栅极结构位于一对元胞区P柱203之间；所述的终端区中形成有至少多个终端区P柱204和一个以上的终端区P型体区206；其特点在于：所述的终端区P柱204的宽度等于所述元胞区P柱203宽度的一半，所述终端区P柱204的间距也是元胞区P柱203宽度的一半，所述的终端P型体区206的间距逐渐加大。所述的终端区P柱204的深度范围为30～60微米。所述的元胞区P柱203和所述的终端区P柱(204)为P型单晶硅。所述的栅极结构包括形成于所述N型轻掺杂外延层表面的栅氧化层207及形成于所述栅氧化层表面的多晶硅栅极208。实验表明，本技术提升了终端区耐压能力，可以改善高压超结MOSFET器件的多种特性。本技术的超结MOSFET终端结构的制作方法与现有工艺兼容，有多种实现方式，可以在现有工艺条件下进一步提升超结MOSFET终端结构的耐压能力。所以，本技术有效克服了现有技术中的种种缺点而具有高度产业利用价值。上述实施例仅例示性说明本技术的原理及其功效，而非用于限制本技术。任何熟悉此本文档来自技高网...

【技术保护点】
1.一种超结MOSFET终端结构，包括：N型重掺杂衬底(201)及形成于所述N型重掺杂衬底上的N型轻掺杂外延层(202)；所述的N型轻掺杂外延层(202)包括元胞区(Ⅰ)和包围所述元胞区的终端区(Ⅱ)；所述的元胞区中形成有至少一个晶体管单元，所述的晶体管单元包括形成于所述N型轻掺杂外延层(202)中的一对元胞区P柱(203)；该一对元胞区P柱(203)的顶端分别连接一P型体区(205)，且该P型体区(205)位于所述N型轻掺杂外延层(202)内；在所述的一对P型体区(205)的表面形成有栅极结构；且该栅极结构位于一对元胞区P柱(203)之间；所述的终端区中形成有至少多个终端区P柱(204)和一个以上的终端区P型体区(206)；其特征在于：所述的终端区P柱(204)的宽度等于所述元胞区P柱(203)宽度的一半，所述终端区P柱(204)的间距也是元胞区P柱(203)宽度的一半，所述的终端P型体区(206)的间距逐渐加大。

【技术特征摘要】
1.一种超结MOSFET终端结构，包括：N型重掺杂衬底(201)及形成于所述N型重掺杂衬底上的N型轻掺杂外延层(202)；所述的N型轻掺杂外延层(202)包括元胞区(Ⅰ)和包围所述元胞区的终端区(Ⅱ)；所述的元胞区中形成有至少一个晶体管单元，所述的晶体管单元包括形成于所述N型轻掺杂外延层(202)中的一对元胞区P柱(203)；该一对元胞区P柱(203)的顶端分别连接一P型体区(205)，且该P型体区(205)位于所述N型轻掺杂外延层(202)内；在所述的一对P型体区(205)的表面形成有栅极结构；且该栅极结构位于一对元胞区P柱(203)之间；所述的终端区中形成有至少多个终端区P柱(204)和一个以上的终端区P型体区(206...

【专利技术属性】
技术研发人员：陆怀谷，
申请(专利权)人：深圳市谷峰电子有限公司，香港谷峰半导体有限公司，
类型：新型
国别省市：广东,44