具有合并的有源区域的垂直晶体管制造技术

一种用于具有垂直晶体管的器件布局(10)的方法，包括在具有垂直晶体管的半导体器件的布局(10)中识别有源区域(18，28)。确定具有相同电位的多组相邻有源区域(18，28)。基于一个或多个性能标准对要合并的多组相邻有源区域(18，28)进行优先级排序。根据优先级合并多组相邻有源区域(18，28)以形成更大的有源区域。

Vertical transistors with combined active regions

【技术实现步骤摘要】
【国外来华专利技术】具有合并的有源区域的垂直晶体管
本专利技术一般涉及半导体布局，更具体地涉及用于布局具有合并的有源区域(例如，底部源极和漏极区域)的垂直晶体管设计以减小电阻并改善布局面积的器件和方法。
技术介绍
垂直场效应晶体管(Verticalfield-effecttransistor，VFET)包括垂直于衬底表面(衬底表面上形成VFET)的沟道，而不是沿着衬底表面的平面设置。这增加了这些器件的封装密度，并改善了超出平面鳍式场效应晶体管(finFET)的缩放限制。然而，垂直FET受器件的独立性质的挑战。器件或甚至器件组在隔离边界、阱边界和区域边界上彼此分离。由于正常临界尺寸(criticaldimension，CD)和覆盖变化(例如，光刻掩模之间等)，小的窄有源区(RX)区域可导致对电源的更高电阻。结果，需要适应这些条件的电源连接和器件结构消耗了衬底上的宝贵空间。因此，需要减少电源负担并保留布局面积的用于VFET的电路布局。
技术实现思路
根据本专利技术的实施例，一种用于具有垂直晶体管的器件布局的方法包括识别具有垂直晶体管的半导体器件的布局中的有源区域。确定具有相同电位的多组相邻有源区域。基于一个或多个性能标准对要合并的多组相邻有源区域进行优先级排序。根据优先级合并多组相邻有源区域以形成更大的有源区域。根据本专利技术实施例的垂直场效应晶体管(VFET)的电路布局通过合并区域以形成更大的有源区域来减少电源的负担并保留布局面积。包括非暂时性计算机可读存储介质，其具有用于具有垂直晶体管的器件布局的计算机可读程序，其中计算机可读程序在计算机上执行时使计算机执行以下步骤：识别具有垂直晶体管的半导体器件的布局中的有源区域；确定具有相同电位的多组相邻有源区域；基于一个或多个性能标准对要合并的多组相邻有源区域进行优先级排序；并且根据优先级合并多组相邻有源区域以形成更大的有源区域。根据本实施例的用于VFET的电路布局通过合并区域以形成更大的有源区域来减少电源的负担并保留布局面积。一种半导体器件，包括衬底和在衬底上形成底部源极/漏极区域的有源区域。在底部源极/漏极区域上形成多个垂直晶体管，其中底部源极/漏极区域在多个垂直晶体管之间共享。垂直晶体管包括垂直沟道、围绕垂直沟道形成的栅极电介质层、围绕栅极电介质形成的栅极导体、和形成在垂直沟道上的顶部源极/漏极区域。根据本专利技术实施例的具有VFET的器件通过合并区域以形成更大的有源区域来减少电源的负担并保留布局面积。从将结合附图来阅读的对其说明性实施例的以下详细描述中，这些和其他特征和优点将变得明显。附图说明[1]现在将参考附图仅以示例的方式描述本专利技术的实施例，附图中：图1是示出根据本专利技术实施例的具有有源区域合并、沟槽隔离区域合并以及连续电源和接地轨道形成的以提供具有减小的电阻的优化布局的布局的布局图；图2是示出根据本专利技术实施例的共享包括底部源极/漏极区域的公共有源区域的垂直晶体管的截面图；图3是示出根据本专利技术实施例的在两个或更多个逻辑器件之间合并和共享的有源区域的布局的布局图；图4是示出根据本专利技术的实施例的具有有源区域与连接到电源/接地轨道并且与电源/接地轨道隔离的有源区域的无填充和虚设填充区域合并的布局的布局图；图5是示出根据本专利技术实施例的具有有源区域合并的布局的布局图，该有源区域包括在单元边界上延伸的有源区域；图6是示出根据本专利技术实施例的用于修改或创建优化布局的系统的框图/流程图；以及图7是示出根据本专利技术实施例的用于具有垂直晶体管的器件布局的系统/方法的框图/流程图。具体实施方式本专利技术的实施例包括用于制造半导体器件的器件、布局和方法。特别有用的实施例将相邻有源区(RX)组合成合并区域，使得电源和接地供给消耗更少的功率。这通过例如简化布局、降低功率需求、降低电阻等来改善半导体器件的性能。这些优点适用于标称条件和最坏情况(高负载)条件。通过进一步调整布局以消除有源区域之间的填充特征或其他组件，可以进一步降低底部源极和漏极(S/D)区域的电阻。有源区域(RX)包括由衬底上的电介质隔离区域隔开的有源半导体区域(例如，通过浅沟槽隔离(shallowtrenchisolation，STI)区域隔离的有源硅半导体或导体区域)。本原理的一个方面确定可以根据优先级合并这些区域中的哪些区域。可以基于性能标准或其他标准(例如布局约束或其他约束)来确定优先级。应理解，将根据给定的说明性架构来描述本专利技术的各方面；然而，其他架构、结构、衬底材料和工艺特征和步骤可以在本专利技术的各方面的范围内变化。还应当理解，当诸如层、区域或衬底的元件被称为在另一元件“上”或“上方”时，它可以直接在另一元件上，或者也可以存在中间元件。相反，当一个元件被称为直接在另一个元件上或直接在另一个元素上方时，不存在中间元素。还应该理解，当一个元件被称为“连接”或“耦合”到另一个元件时，它可以直接连接或耦合到另一个元件，或者可以存在中间元件。相反，当一个元件被称为“直接连接”或“直接耦合”到另一个元件时，不存在中间元件。本实施例可以包括用于集成电路芯片的设计，其可以以图形计算机编程语言创建，并且存储在计算机存储介质(诸如磁盘、磁带、物理硬盘驱动器、或存储访问网络中的虚拟硬盘驱动器)中。如果设计者不制造芯片或用于制造芯片的光刻掩模，则设计者可以通过物理手段(例如，通过提供存储设计的存储介质的副本)或电子地(例如，通过因特网)直接或间接地将所得到的设计传送给这些实体。然后将存储的设计转换成用于制造光刻掩模适当的格式(例如，GDSII)，其通常包括要在晶片上形成的所讨论的芯片设计的多个副本。利用光刻掩模来限定要蚀刻或以其他方式处理的晶片(和/或其上的层)的区域。这里描述的方法可以用于制造集成电路芯片。得到的集成电路芯片可以由制造商以原始晶片形式(即，作为具有多个未封装芯片的单个晶片)、裸芯片或封装形式分配。在后一种情况下，芯片安装在单个芯片封装(例如塑料载体，带有固定在母板或其他更高级别载体上的引线)或多芯片封装(例如具有任意一个或多个表面互连或埋置互连的陶瓷载体)中。在任何情况下，芯片然后与其他芯片、分立电路元件、和/或其他信号处理设备集成，作为(a)中间产品(例如母板)或(b)最终产品的一部分。最终产品可以是包括集成电路芯片的任何产品，从玩具和其他低端应用到具有显示器、键盘或其他输入设备以及中央处理器的高级计算机产品。还应理解，将根据所列元素(例如SiGe)描述材料化合物。这些化合物在化合物中包括不同比例的元素，例如，SiGe包括其中x小于或等于1的SixGe1-x等。此外，化合物中可包含其他元素并且仍然根据本专利技术原理起作用。具有额外元素的化合物在本文中称为合金。说明书中对“一个实施例”或“实施例”以及其他变型的引用意味着结合该实施例描述的特定特征、结构、特性等包括在至少一个实施例中。因此，在说明书中出现在多个地方的短语“在一个实施例中”或“在实施例中”以及任何其他变型的出现不一定都指代相同的实施例。应当理解，例如，在“A/B”、“A和/或B”以及“A和B中的至少一个”的情况下，使用以下任意的“/”、“和/或”以及“至少一个”旨在包括仅选择第一个列出的选项(A)、或仅选择第二个列出的选项(B)、或选择两个选项(A和B)。作为另一个例子，在“A、B和/或本文档来自技高网...

【技术保护点】
1.一种用于具有垂直晶体管的器件布局的方法，包括：识别具有垂直晶体管的半导体器件的布局中的有源区域；确定具有相同电位的多组相邻有源区域；基于一个或多个性能标准对要合并的所述多组相邻有源区域进行优先级排序；以及根据优先级合并所述多组相邻有源区域以形成更大的有源区域。

【技术特征摘要】
【国外来华专利技术】2016.10.31 US 15/338,8671.一种用于具有垂直晶体管的器件布局的方法，包括：识别具有垂直晶体管的半导体器件的布局中的有源区域；确定具有相同电位的多组相邻有源区域；基于一个或多个性能标准对要合并的所述多组相邻有源区域进行优先级排序；以及根据优先级合并所述多组相邻有源区域以形成更大的有源区域。2.根据权利要求1所述的方法，进一步包括：识别所述布局中与有效区域相邻的填充或无填充区域；将所述填充或无填充区域与所述多组相邻有源区域合并以形成所述更大的有源区域。3.根据权利要求2所述的方法，其中确定具有相同电位的所述多组相邻有源区域包括确定在填充或无填充区域旁边具有固定或瞬态电位的多组相邻有源区域。4.根据权利要求1所述的方法，其中确定具有相同电位的所述多组相邻有源区域包括确定具有相同固定电位的多组相邻有源区域。5.根据权利要求1所述的方法，其中所述一个或多个性能标准选自电阻、电容、可变性降低、热阻、电路性能和最坏情况可变性降低。6.根据权利要求1所述的方法，其中合并所述多组相邻有源区域包括修改所述有源区域的形状以合并优先级排序的有源区域。7.根据权利要求1所述的方法，其中合并所述多组相邻有源区域包括合并逻辑器件之间的有源区域。8.根据权利要求7所述的方法，其中所述逻辑器件选自组合的逻辑元件和顺序逻辑元件。9.根据权利要求1所述的方法，进一步包括将所述更大的有源区域连接到一个或多个连续总线，其中所述连续总线代替多个单独的电源或接地触点。10.根据权利要求1所述的方法，其中合并所述多组相邻有源区域还包括减少所述多组相邻有源区域之间的沟槽隔离区域。11.根据权利要求1所述的方法，其中合并所述多组相邻有源区域包括跨越单元边界合并所述多组相邻有源区域。12.一种非暂时性计算机可读存储介质，包括用于具有垂直晶体管的器件布局的计算机可读程序，其中所述计算机可读程序在计算机上执行时使得所述计算机执行以下步骤：识别具有垂直晶体管的半导体器件布局中的有源区域；确定具有相同电位的多组相邻有源区域；基于一个或多个性能标准对要合并的所述多组相邻有效区域进行优先级排序；以及根据优先级合并所述多组相邻有源区域以形成更大的有源区域。...

【专利技术属性】
技术研发人员：B·A·安德森，A·朱，金成东，T·胡克，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国,US