一种3D NAND存储器件及其制造方法技术

本申请提供一种3D NAND存储器件及其制造方法，在衬底上形成有栅极层和绝缘层交替层叠的堆叠层以及贯穿堆叠层的共源极沟槽，共源极沟槽内形成有填充层以及间隔层，所述间隔层位于所述栅极层与填充层之间，去除堆叠层和填充层之间的间隔层，可以形成侧壁间隔，在所述侧壁间隔内形成侧壁介电层，所述侧壁介电层内形成有气隙，由于空气的介电常数较小，则栅极层和填充层之间的寄生电容较小，从而降低存储器件的RC延迟，提高器件性能。

【技术实现步骤摘要】
一种3DNAND存储器件及其制造方法
本申请涉及半导体器件及其制造领域，特别涉及一种3DNAND存储器件及其制造方法。
技术介绍
NAND存储器件是具有功耗低、质量轻且性能佳的非易失存储产品，断电情况下仍然能保持存储的数据信息，在电子产品中得到了广泛的应用。平面结构的NAND器件已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3DNAND存储器件。在3DNAND存储器件结构中，采用垂直堆叠多层栅极的方式，在存储器件中，衬底上可以形成导电层和氧化硅层的堆叠层，堆叠层中的导电层作为栅线，堆叠层的核心存储区形成有沟道结构，沟道结构的顶部形成有漏极，不同存储器件的核心存储区通过贯穿堆叠层的共源极沟槽分隔开，在共源极沟槽中可以形成填充层作为存储器件的源极。然而，现有技术中，为了增加存储密度，存储器件的尺寸越来越小，导致器件中各导电层之间的距离也随之减小，导致导电层之间的寄生电容随之增大，从而使存储器件具有较大的RC延时效应，影响器件性能。
技术实现思路
有鉴于此，本申请的目的在于提供一种3DNAND存储器件及其制造方法，有效降低了存储器件的RC延时效应，提高器件性能。为实现上述目的，本申请提供了一种3DNAND存储器件的制造方法，所述方法包括：提供衬底，所述衬底上形成有栅极层和绝缘层交替层叠的堆叠层，以及贯穿所述堆叠层的共源极沟槽，所述共源极沟槽内形成有填充层以及间隔层，所述间隔层位于所述堆叠层与填充层之间；去除所述间隔层以形成侧壁间隔；在所述侧壁间隔内形成侧壁介电层，所述侧壁介电层内形成有气隙。可选的，所述去除所述间隔层以形成侧壁间隔，包括：利用酸法去除所述间隔层，或利用热处理方式去除所述间隔层，或通过碱溶液去除所述间隔层。可选的，所述在所述侧壁间隔内形成侧壁介电层，包括：通过化学气相沉积方式或者原子层沉积方式沉积侧壁介电层。可选的，所述堆叠层包括底部的下选择管BSG层，所述去除所述间隔层以形成侧壁间隔，包括：去除位于所述BSG层以上的堆叠层的侧壁上的间隔层以形成侧壁间隔。可选的，所述填充层为金属层和/或多晶硅层。可选的，所述栅极层和所述绝缘层之间形成有介质层，所述介质层还覆盖所述栅极层面向沟道结构的侧面，所述沟道结构贯穿所述堆叠层。可选的，所述绝缘层在沿平行于所述衬底表面的方向上突出于所述栅极层。本申请实施例还提供了一种3DNAND存储器件，包括：衬底；所述衬底上的堆叠层以及贯穿所述堆叠层的共源极沟槽，所述堆叠层包括交替层叠的栅极层和绝缘层，所述共源极沟槽中填充有填充层以及侧壁介电层，所述侧壁介电层位于所述填充层与堆叠层之间，并形成有气隙。可选的，所述堆叠层包括底部的下选择管BSG层，所述BSG层侧壁上形成有间隔层。可选的，所述填充层为金属层和/或多晶硅层。可选的，所述栅极层和所述绝缘层之间形成有介质层，所述介质层还覆盖所述栅极层面向沟道结构的侧面，所述沟道结构贯穿所述堆叠层。可选的，所述绝缘层在沿平行于所述衬底表面的方向上突出于所述栅极层。本申请实施例提供的一种3DNAND存储器件及其制造方法中，在衬底上形成有栅极层和绝缘层交替层叠的堆叠层以及贯穿堆叠层的共源极沟槽，共源极沟槽内形成有填充层以及间隔层，所述间隔层位于所述栅极层与填充层之间，去除堆叠层和填充层之间的间隔层，可以形成侧壁间隔，在所述侧壁间隔内形成侧壁介电层，所述侧壁介电层内形成有气隙，由于空气的介电常数较小，则栅极层和填充层之间的寄生电容较小，从而降低存储器件的RC延迟，提高器件性能。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。图1示出了根据本申请实施例3DNAND存储器件的制造方法的流程示意图；图2-4示出了根据本申请实施例的制造方法形成3DNAND存储器件过程中的结构示意图。具体实施方式为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。正如
技术介绍
中的描述，3DNAND存储器件采用垂直堆叠多层栅极的方式，构成多个存储器件的垂直堆叠，在水平方向上，可以将不同的器件通过贯穿堆叠层的共源极沟槽分隔开，同时在共源极沟槽内部形成填充层作为存储器件的公共源极。然而随着存储密度的增加，存储器件的尺寸越来越小，存储器件中各导电层之间的距离也随着减小，导致导电层之间的寄生电容随之增大，例如栅极和漏极之间的寄生电容，栅极和栅极之间的寄生电容，栅极和源极之间的寄生电容。这些导电层之间的寄生电容将直接导致存储器件具有较大的RC延时效应，影响器件性能。基于以上技术问题，本申请实施例提供了一种3DNAND存储器件及其制造方法，有效降低了栅极和共源极沟槽中的填充层之间的寄生电容，从而降低存储器件的RC延时效应，提高器件性能。具体的，在衬底上形成有栅极层和绝缘层交替层叠的堆叠层以及贯穿堆叠层的共源极沟槽，共源极沟槽内形成有填充层以及间隔层，所述间隔层位于所述堆叠层与填充层之间，去除堆叠层和填充层之间的间隔层，可以形成侧壁间隔，在所述侧壁间隔内形成侧壁介电层，所述侧壁介电层内形成有气隙，由于空气的介电常数较小，则栅极层和填充层之间的寄生电容较小，从而降低存储器件的RC延迟，提高器件性能。为了便于理解，下面结合附图对本申请实施例提供的一种3DNAND存储器件及其制造方法进行详细的说明。参考图1所示为本申请实施例提供的一种3DNAND存储器件的制造方法的流程图，该方法可以包括以下步骤。S101，提供衬底100，衬底100上形成有栅极层110和绝缘层120交替层叠的堆叠层，以及贯穿堆叠层的共源极沟槽130，共源极沟槽130内形成有填充层150以及间隔层140，间隔层140位于堆叠层与填充层150之间，参考图2所示。在本申请实施例中，衬底100为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，SiliconOnInsulator)或GOI(绝缘体上锗，GermaniumOnInsulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为其他外延结构，例如SGOI(绝缘体上锗硅)等。参考图2所示，在本实施例中，衬底100为单晶硅衬底，用于支撑在其上的器件结构。为了在衬底100上形成栅极层110和绝缘层120交替层叠的堆叠层，可以先在衬底上形成牺牲层(图未示出)和绝缘层120交替层叠的堆叠层，其中牺牲层可以是氮化硅，绝本文档来自技高网...

【技术保护点】
1.一种3D NAND存储器件的制造方法，其特征在于，所述方法包括：提供衬底，所述衬底上形成有栅极层和绝缘层交替层叠的堆叠层，以及贯穿所述堆叠层的共源极沟槽，所述共源极沟槽内形成有填充层以及间隔层，所述间隔层位于所述堆叠层与填充层之间；去除所述间隔层以形成侧壁间隔；在所述侧壁间隔内形成侧壁介电层，所述侧壁介电层内形成有气隙。

【技术特征摘要】
1.一种3DNAND存储器件的制造方法，其特征在于，所述方法包括：提供衬底，所述衬底上形成有栅极层和绝缘层交替层叠的堆叠层，以及贯穿所述堆叠层的共源极沟槽，所述共源极沟槽内形成有填充层以及间隔层，所述间隔层位于所述堆叠层与填充层之间；去除所述间隔层以形成侧壁间隔；在所述侧壁间隔内形成侧壁介电层，所述侧壁介电层内形成有气隙。2.根据权利要求1所述的方法，其特征在于，所述去除所述间隔层以形成侧壁间隔，包括：利用酸法去除所述间隔层，或利用热处理方式去除所述间隔层，或通过碱溶液去除所述间隔层。3.根据权利要求1所述的方法，其特征在于，所述在所述侧壁间隔内形成侧壁介电层，包括：通过化学气相沉积方式或者原子层沉积方式沉积侧壁介电层。4.根据权利要求1-3任意一项所述的方法，其特征在于，所述堆叠层包括底部的下选择管BSG层，所述去除所述间隔层以形成侧壁间隔，包括：去除位于所述BSG层以上的堆叠层的侧壁上的间隔层以形成侧壁间隔。5.根据权利要求1-3任意一项所述的方法，其特征在于，所述填充层为金属层和/或多晶硅层。6.根据权利要求1-3任意一项所述的方法，其...

【专利技术属性】
技术研发人员：王启光，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42