多管脚半导体产品的封装方法技术

本发明专利技术公开了多管脚半导体产品的封装方法，包括贴芯片步骤、引线键合步骤、模封步骤以及电镀步骤；在电镀步骤之前增加切筋步骤和去毛刺步骤，电镀步骤之后增加分离步骤和成型步骤；进而可通过切筋步骤对模封后的引线框架中与管脚连接的连筋去除，并通过去毛刺处理将切筋过程产生的毛刺及模封溢胶去除，然后在通过对电镀之后的引线框架中的芯片单元进行分离以及管脚成型处理。本发明专利技术通过在电镀步骤之前加入切筋步骤，并通过去毛刺步骤对切筋过程中产生的金属毛刺进行去除，进而避免金属毛刺残留到最终产品中，影响后期用户使用时可能造成短路的风险。

【技术实现步骤摘要】
多管脚半导体产品的封装方法
本专利技术涉及半导体封装，尤其涉及一种多管脚半导体产品的封装方法。
技术介绍
目前，对于多管脚半导体产品的引线框架一般为金属框架，封装流程一般是贴芯片、焊线、模封、老化、电镀、烘烤、切筋成型等，由于引线框架为金属框架，并且管脚较多，在切筋时很容易在管脚上产生金属毛刺，若切筋不当导致产生金属毛刺，对于后期用户的使用有很大影响。
技术实现思路
为了克服现有技术的不足，本专利技术的目的在于多管脚半导体产品的封装方法，其能够解决现有的封装流程中容易在芯片产品中残留毛刺的问题。本专利技术的目的采用如下技术方案实现：多管脚半导体产品的封装方法，包括贴芯片步骤、引线键合步骤、模封步骤和电镀步骤；其中：贴芯片步骤：将芯片粘贴于引线框架的每个芯片单元的芯片承载区；引线键合步骤：将芯片承载区上的芯片的焊线区与引线框架上对应的芯片单元的对应管脚焊线区之间焊接引线；模封步骤：使用模封材料对引线框架进行封装，形成每个芯片单元的管脚焊线区、焊线和芯片承载区均被模封材料包裹的模封体；电镀步骤为：对引线框架上没有被模封材料包裹的金属区域进行电镀；所述电镀步骤之前还包括切筋步骤和去毛刺步骤，所述的电镀步骤之后还包括分离步骤和成型步骤，其中：切筋步骤：对封装后的引线框架中相邻芯片单元之间的连筋以及管脚之间的连筋进行切筋处理；去毛刺步骤：对切筋处理后的引线框架进行去毛刺处理；分离步骤：将电镀后的引线框架的边框切除，分离成单个的多管脚半导体器件；成型步骤：将每个所述多管脚半导体器件的管脚处理成预设的形状。进一步地，所述引线框架包括边框和芯片单元组，所述芯片单元组包括两个芯片单元，所述芯片单元包括散热区和管脚区，所述散热区上设有芯片承载区，同一芯片单元组中的两个芯片单元的散热区通过第一连接筋连接，沿所述边框长度方向排布N行芯片单元组，N≥1，同一行芯片单元组之间通过第二连接筋连接；每一行芯片单元组均包括第一管脚区和第二管脚区，第一行芯片单元组的第一管脚区与边框固定连接，最后一行芯片单元组的第二管脚区与边框固定连接；第n行芯片单元组的第二管脚区与第n+1行芯片单元组的第一管脚区固定连接，n＝1、2……、N；所述芯片单元的管脚区包括若干管脚，所述管脚之间通过挡胶筋连接。进一步地，所述每行芯片单元组包括数量为2A的芯片单元组，其中，第2a-1个芯片单元组与第2a个芯片单元组之间为第一预设距离，所述第2a个芯片单元组与第2a+1个芯片单元组之间为第二预设距离，所述第一预设距离大于所述第二预设距离，a＝1、2……、A；所述第2a-1个芯片单元组与第2a个芯片单元组之间通过第三连接筋连接，所述第2a个芯片单元组与第2a+1个芯片单元组之间通过所述第四连接筋连接。进一步地，所述相邻两行芯片单元组之间设有第五连接筋，所述第n行芯片单元组的第二管脚区与第n+1行芯片单元组的第一管脚区均通过所述第五连接筋固定连接。进一步地，所述切筋步骤具体为：首先切除相邻列芯片单元组之间的第四连接筋；然后再切除相邻列芯片单元组之间的第三连接筋；最后切除每个芯片单元的管脚之间的挡胶筋；所述分离步骤具体为：首先切断每个芯片单元的固定管脚，再切除引线框架的边框以及相邻两行芯片单元组之间的第五连接筋，使得管脚分离；然后切除每个芯片单元组中两个芯片单元的散热区之间的第一连接筋，使得引线框架分离成单个的多管脚半导体器件。进一步地，所述分离步骤中切断每个芯片单元的固定管脚之前还包括：切除每行芯片单元组中的第2a个芯片单元组与第2a+1个芯片单元组之间的模封材料。进一步地，所述分离步骤中切断每个芯片单元的固定管脚之前还包括：将每个芯片单元组中两个芯片单元的散热区之间的第一连接筋的部分切除，以使得第一连接筋剩余宽度为第一连接筋原宽度的50％。进一步地，所述管脚区设有固定管脚和引线管脚，固定管脚与芯片承载区固定连接，引线管脚通过引线与芯片承载区中的芯片连接。进一步地，所述引线框架为铜引线框架，芯片的焊线区镀有NiPd，所述引线键合步骤具体为：在引线管脚的焊线区与芯片的焊线区之间焊接铜引线。进一步地，管脚区与边框位于同一平面，而芯片承载区所在的平面与边框所在的平面之间具有高度差；所述芯片承载区、管脚区以及边框的厚度均相同。进一步地，所述贴芯片步骤之前还包括晶圆贴膜步骤和晶圆切割步骤，其中，晶圆贴膜步骤为：将晶圆粘贴到蓝膜上；晶圆切割步骤为：沿着晶圆上的切割道将其切割成多个芯片。进一步地，所述模封步骤之后还包括老化步骤，老化步骤为：对模封后的引线框架进行老化处理；和/或，所述电镀步骤之后还包括烘烤步骤，烘烤步骤为：对电镀后的引线框架进行烘烤处理。相比现有技术，本专利技术的有益效果在于：本专利技术通过在模封步骤与电镀步骤之间增加切筋步骤，并且在切筋步骤之后增加去毛刺步骤，进而可对模封后的引线框架的每个芯片单元的管脚的加强筋切除，并且在切筋后通过对引线框架进行去毛刺的处理，使得在切筋步骤中所产生的金属毛刺以及模封步骤中所产生的溢胶等去除设置在电镀流程之前，进而可通过电镀工艺时可将切筋流程中所产生的金属毛刺去除，进而可避免原有的封装流程中由于切筋工艺所产生的金属毛刺被残留在最终产品中，影响后期用户使用时容易造成短路的风险。附图说明图1为本专利技术提供的多管脚半导体产品封装方法流程图；图2为本专利技术提供的矩阵式引线框架结构示意图；图3为图1中芯片单元管脚的放大示意图；图4为切筋步骤中引线框架的结构变化示意图；图5为分离步骤中引线框架的结构变化示意图；图6为传统引线框架与矩阵式引线框架在模封时的模封材料流向对比图；图7为图6中A1对应的模封材料分流图；图8为图6中A2所对应的模封材料分流图。图中：1、边框；21、引线管脚；22、固定管脚；23、引线管脚的焊线区；24、第一管脚区；25、第二管脚区；3、散热区；41、第一连接筋；43、第三连接筋；44、第四连接筋；45、第五连接筋；5、定位孔；6、锁胶孔；7、挡胶筋；81、第一预设间隙；82、第二预设间隙；9、注胶道；10、注胶口。具体实施方式下面，结合附图以及具体实施方式，对本专利技术做进一步描述，需要说明的是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。实施例一：对于现有的半导体封装工艺流程，一般包括以下流程步骤：贴芯片步骤、引线键合步骤、模封步骤、电镀步骤以及分离成型步骤。从以上流程中可以看出，对于引线框架的切筋分离后就直接得到了多管脚半导体器件。但是对于多管脚产品来说，由于管脚数量较多，相邻管脚之间的间隙较小，切筋时由于切的管脚数量较多，很容易产生金属毛刺，若这些金属毛刺被残留到芯片单元上，会使得后期用户使用时存在短路的风险。为了解决上述技术问题，本专利技术提供了一种新的封装方法，该封装方法通过在模封步骤后增加切筋步骤以及去毛刺步骤，也即是对模封时的引线框架的部分进行切筋，比如管脚之间的连接筋，然后对切筋后的引线框架进行去毛刺处理，将切筋过程中所残留的金属毛刺去除，然后再对引线框架进行电镀、分离以及成型处理，也即是，如图1所示，该封装方法具体处理过程如下：贴芯片步骤：将芯片粘贴于引线框架的每个芯片单元的芯片承载区，使得芯片固定在芯片承载区。另外，芯片一般是通过以下步骤获得，具体包括：晶圆贴膜步骤：将晶圆粘贴到蓝本文档来自技高网...

【技术保护点】
1.多管脚半导体产品的封装方法，包括贴芯片步骤、引线键合步骤、模封步骤和电镀步骤；其中：贴芯片步骤：将芯片粘贴于引线框架的每个芯片单元的芯片承载区；引线键合步骤：将芯片承载区上的芯片的焊线区与引线框架上对应的芯片单元的对应管脚焊线区之间焊接引线；模封步骤：使用模封材料对引线框架进行封装，形成每个芯片单元的管脚焊线区、焊线和芯片承载区均被模封材料包裹的模封体；电镀步骤为：对引线框架上没有被模封材料包裹的金属区域进行电镀；其特征在于，所述电镀步骤之前还包括切筋步骤和去毛刺步骤，所述的电镀步骤之后还包括分离步骤和成型步骤，其中：切筋步骤：对封装后的引线框架中相邻芯片单元之间的连筋以及管脚之间的连筋进行切筋处理；去毛刺步骤：对切筋处理后的引线框架进行去毛刺处理；分离步骤：将电镀后的引线框架的边框切除，分离成单个的多管脚半导体器件；成型步骤：将每个所述多管脚半导体器件的管脚处理成预设的形状。

【技术特征摘要】
1.多管脚半导体产品的封装方法，包括贴芯片步骤、引线键合步骤、模封步骤和电镀步骤；其中：贴芯片步骤：将芯片粘贴于引线框架的每个芯片单元的芯片承载区；引线键合步骤：将芯片承载区上的芯片的焊线区与引线框架上对应的芯片单元的对应管脚焊线区之间焊接引线；模封步骤：使用模封材料对引线框架进行封装，形成每个芯片单元的管脚焊线区、焊线和芯片承载区均被模封材料包裹的模封体；电镀步骤为：对引线框架上没有被模封材料包裹的金属区域进行电镀；其特征在于，所述电镀步骤之前还包括切筋步骤和去毛刺步骤，所述的电镀步骤之后还包括分离步骤和成型步骤，其中：切筋步骤：对封装后的引线框架中相邻芯片单元之间的连筋以及管脚之间的连筋进行切筋处理；去毛刺步骤：对切筋处理后的引线框架进行去毛刺处理；分离步骤：将电镀后的引线框架的边框切除，分离成单个的多管脚半导体器件；成型步骤：将每个所述多管脚半导体器件的管脚处理成预设的形状。2.根据权利要求1所述多管脚半导体产品的封装方法，其特征在于，所述引线框架包括边框和芯片单元组，所述芯片单元组包括两个芯片单元，所述芯片单元包括散热区和管脚区，所述散热区上设有芯片承载区，同一芯片单元组中的两个芯片单元的散热区通过第一连接筋连接，沿所述边框长度方向排布N行芯片单元组，N≥1，同一行芯片单元组之间通过第二连接筋连接；每一行芯片单元组均包括第一管脚区和第二管脚区，第一行芯片单元组的第一管脚区与边框固定连接，最后一行芯片单元组的第二管脚区与边框固定连接；第n行芯片单元组的第二管脚区与第n+1行芯片单元组的第一管脚区固定连接，n＝1、2……、N；所述芯片单元的管脚区包括若干管脚，所述管脚之间通过挡胶筋连接。3.根据权利要求2所述多管脚半导体产品的封装方法，其特征在于，所述每行芯片单元组包括数量为2A的芯片单元组，其中，第2a-1个芯片单元组与第2a个芯片单元组之间为第一预设距离，所述第2a个芯片单元组与第2a+1个芯片单元组之间为第二预设距离，所述第一预设距离大于所述第二预设距离，a＝1、2……、A；所述第2a-1个芯片单元组与第2a个芯片单元组之间通过第三连接筋连接，所述第2a个芯片单元组与第2a+1个芯片单元组之间通过所述第四连接筋连接。4.根据权利要求3所述多管脚半导体产品的封装方法，其特征在于，所述相邻两行芯片单元组之间设有...

【专利技术属性】
技术研发人员：谭伟忠，彭帝华，都俊兴，周杰，
申请(专利权)人：深圳赛意法微电子有限公司，
类型：发明
国别省市：广东,44