芯片测试系统技术方案

本公开提供一种芯片测试系统，包括：测试设备，包括n条片选信号线、m组第一信号线和m*n组第二信号线；m*n个芯片测试位，每个所述芯片测试位耦接于所述n条片选信号线中的一条和所述m组第一信号线中的一组，且每个所述芯片测试位耦接的片选信号线与第一信号线不完全相同，每个所述芯片测试位对应耦接于所述m*n组第二信号线中的一组。本公开实施例可以用有限的测试设备引脚对多个芯片实现单独控制。

Chip Testing System

The present disclosure provides a chip test system, which includes: a test device, including N chip selection signal lines, M group first signal lines and m*n group second signal lines; m*n chip test bits, each chip test bit is coupled to one of the N chip selection signal lines and one of the M group first signal lines, and each chip test bit is coupled to the first signal line. The lines are not identical, and each chip test bit is coupled to one of the m*n set of second signal lines. The embodiment of the present disclosure can realize separate control of multiple chips with limited test device pins.

【技术实现步骤摘要】
芯片测试系统
本公开涉及半导体
，具体而言，涉及一种能够对多个芯片进行单独测试的芯片测试系统。
技术介绍
在相关技术中，对多个芯片进行测试时，为了实现对每个芯片的单独测试，往往需要为每个芯片单独配置片选线。这种方式在测试设备的可用I/O接口有限的情况下，会降低测试设备的测试效率，减少测试设备能够测试的芯片数量。因此，在相关技术中，提出了通过矩阵控制方式，使用有限的引脚控制更多被测芯片的方案。图1是相关技术中对被测芯片使用矩阵控制方式的示意图。在图1所示的方案中，一条片选信号线控制一行或一列被测芯片，一组实体信号线控制一列或一行被测芯片，实体信号线包括控制信号线、地址信号线、数据信号线。但是，在这种控制方式中，虽然能够成功实现利用有限个引脚对多个被测芯片的同时写入，却无法实现对多个被测芯片的同时读取。因此，需要一种能够克服上述问题的芯片测试系统。需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
本公开的目的在于提供一种芯片测试系统，用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的测试设备无法同时读取多个被测芯片的问题。根据本公开的一个方面，提供一种芯片测试系统，包括：测试设备，包括m组第一信号线和m*n组第二信号线；m*n个芯片测试位，每个芯片测试位耦接于m组第一信号线中的一组和m*n组第二信号线中的一组。在本公开的一种示例性实施例中，所述测试设备还包括n条片选信号线，所述m*n个芯片测试位中的每个芯片测试位耦接于n条片选信号线中的一条，且每个芯片测试位耦接的片选信号线与第一信号线都不相同。在本公开的一种示例性实施例中，测试设备设置为：确定一或多个被测芯片对应的芯片测试位的信号线耦接关系；根据信号线耦接关系使能芯片测试位耦接的片选信号线，同时对芯片测试位耦接的第一信号线输出测试指令，通过芯片测试位耦接的第二信号线写入数据或读取数据。在本公开的一种示例性实施例中，第一信号线包括控制信号线和地址信号线，第二信号线包括数据信号线。在本公开的一种示例性实施例中，测试设备设置为：按序使能n条片选信号线，并同时对m组第一信号线输出写指令和写地址，对当前片选信号线控制的m个芯片测试位耦接的m组第二信号线分别写入数据，以实现分n批对m*n个被测芯片进行写入测试，每一批同时测试m个被测芯片；或者，按序对m组第一信号线输出写指令和写地址，并同时使能n条片选信号线，对当前第一信号线控制的n个芯片测试位耦接的n组第二信号线分别写入数据，以实现分m批对m*n个被测芯片进行写入测试，每一批同时测试n个被测芯片。在本公开的一种示例性实施例中，测试设备设置为：按序使能n条片选信号线，并同时对m组第一信号线输出读指令和读地址，通过当前片选信号线控制的m个芯片测试位耦接的m组第二信号线分别读取数据，以实现分n批对m*n个被测芯片进行读取测试，每一批同时测试m个被测芯片；或者，按序对m组第一信号线输出读指令和读地址，并同时使能n条片选信号线，通过当前第一信号线控制的n个芯片测试位耦接的n组第二信号线分别读取数据，以实现分m批对m*n个被测芯片进行读取测试，每一批同时测试n个被测芯片。在本公开的一种示例性实施例中，测试设备设置为：使能n条片选信号线，并同时对m组第一信号线输出写指令和写地址，对m*n组第二信号线写入数据，以同时对m*n个被测芯片进行写入测试；或者，使能n条片选信号线，并同时对m组第一信号线输出读指令和读地址，通过m*n组第二信号线分别读取数据，以同时对m*n个被测芯片进行读取测试。在本公开的一种示例性实施例中，m*n个芯片测试位按m*n矩阵形式排列。本公开实施例提供的芯片测试系统，通过使用m*n矩阵形式设置芯片测试位，并使每个芯片测试位耦接于不同的数据信号线，可以在使用有限的测试设备引脚实现对更多被测芯片的单独控制的同时，实现对多个被测芯片的同时读取。应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。附图说明此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是一种相关技术中多芯片测试场景的示意图。图2A和图2B是本公开实施例中芯片测试系统的连接图。图3是本公开实施例中芯片测试系统的控制时序图。具体实施方式现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。此外，附图仅为本公开的示意性图解，图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。下面结合附图对本公开示例实施方式进行详细说明。图2A和图2B是本公开实施例中芯片测试系统的连接图。参考图2A，在本公开实施例中，芯片测试系统200可以包括：测试设备1，具有m组第一信号线C1～Cm，m*n组第二信号线D00～Dmn。m*n个芯片测试位SITE[0,0]到SITE[n，m]，每个芯片测试位耦接于m组第一信号线Cy中的一组和m*n组第二信号线中的一组，即芯片测试位与第二信号线一一对应。参考图2B，在本公开实施例中，芯片测试系统200可以包括：测试设备1，具有n条片选信号线CS1～CSn，m组第一信号线C1～Cm，m*n组第二信号线D00～Dmn。m*n个芯片测试位SITE[0,0]到SITE[n，m]，每个芯片测试位耦接于n条片选信号线CSx中的一条和m组第一信号线Cy中的一组，且每个芯片测试位耦接的片选信号线和第一信号线不完全相同。每个芯片测试位对应耦接于m*n组第二信号线中的一组，即芯片测试位与第二信号线一一对应。在图2A和图2B所示的实施例中，各芯片测试位按照m*n矩阵形式排列，以方便说明和解释，在其他实施例中，各芯片测试位的排列方式也可以为其他，本公开对此不作特殊限制。此外，在图2A和图2B所示的实施例中，每组第一信号线可以包括控制信号线CMD(RAS、CAS、WE、CLK)、地址信号线AD，每组第二信号线包括一组数据信号线DQ。在其他实施例中，第一信号线也可以为其他设置，第二信号线除了包括数据信号线外还可以包括其他种类的信号线。只是为尽量节省测试设备引脚，本本文档来自技高网...

【技术保护点】
1.一种芯片测试系统，其特征在于，包括：测试设备，包括m组第一信号线和m*n组第二信号线；m*n个芯片测试位，每个所述芯片测试位耦接于所述m组第一信号线中的一组和所述m*n组第二信号线中的一组。

【技术特征摘要】
1.一种芯片测试系统，其特征在于，包括：测试设备，包括m组第一信号线和m*n组第二信号线；m*n个芯片测试位，每个所述芯片测试位耦接于所述m组第一信号线中的一组和所述m*n组第二信号线中的一组。2.如权利要求1所述的芯片测试系统，其特征在于，所述第一信号线包括控制信号线和地址信号线，所述第二信号线包括数据信号线。3.如权利要求1或2所述的芯片测试系统，其特征在于，所述测试设备还包括n条片选信号线，每个所述芯片测试位耦接于所述n条片选信号线中的一条，且每个所述芯片测试位耦接的片选信号线与第一信号线不相同。4.如权利要求3所述的芯片测试系统，其特征在于，所述测试设备设置为：确定一或多个被测芯片对应的芯片测试位的信号线耦接关系；根据所述信号线耦接关系使能所述芯片测试位耦接的片选信号线，同时对所述芯片测试位耦接的第一信号线输出测试指令，通过所述芯片测试位耦接的第二信号线写入数据或读取数据。5.如权利要求4所述的芯片测试系统，其特征在于，所述测试设备设置为：按序使能所述n条片选信号线，并同时对所述m组第一信号线输出写指令和写地址，对当前片选信号线控制的m个芯片测试位耦接的m组第二信号线分别写入数据，以实现分n批对m*n个被测芯片进行写入测试，每一批同时测试m个所述被测芯片；或者，按序对所述m组第一信号线输出写指令和写地址，并同时使能...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽,34