一种上电复位电路及芯片制造技术

本发明专利技术提供一种上电复位电路及芯片，电路包括二极管、第一NMOS管以及缓冲器，还包括：电压抬升模块，控制端与二极管的阴极相连，第一端与电源相连，第二端与第一NMOS管的源端相连，当二极管的阴极电压值小于电压抬升模块的关断阈值电压时，电压抬升模块处于导通状态；延时控制模块，控制端与电源相连，第一端与缓冲器的输入端相连，第二端与第一NMOS管的源端相连，第三端接地，根据电源电压的上升速度和第一NMOS管是否导通，调节从二极管导通至缓冲器翻转的延时时间，使复位信号宽度处于预设宽度范围。本发明专利技术能解决传统上电复位电路中存在的电源电压上升速度快时复位信号宽度过窄和电源电压上升速度慢时复位信号宽度过宽的问题。

A Power-on Reset Circuit and Chip

The invention provides an electrified reset circuit and a chip, which includes a diode, a first NMOS tube and a buffer. The circuit also includes a voltage lifting module, a control terminal connected with the cathode of the diode, a first terminal connected with the power supply, and a second terminal connected with the source of the first NMOS tube. When the cathode voltage value of the diode is less than the cut-off threshold voltage of the voltage lifting module, a voltage lifting module. The delay control module is connected with the power supply, the first end is connected with the input end of the buffer, the second end is connected with the source end of the first NMOS transistor, and the third end is grounded. According to the rising speed of the power supply voltage and whether the first NMOS transistor is turned on, the delay time from the diode to the buffer is adjusted, so that the reset signal width is in the preset width range. The invention can solve the problem that the reset signal width is too narrow when the power supply voltage rises fast and the reset signal width is too wide when the power supply voltage rises slowly.

【技术实现步骤摘要】
一种上电复位电路及芯片
本专利技术涉及电路
，特别是涉及一种上电复位电路和一种芯片。
技术介绍
在设计芯片时，一般都需要在芯片中设计上电复位电路(POR)，在芯片接入电源后，上电复位电路用于保证芯片中数字电路和模拟电路处于已知的状态。POR产生的复位信号可以避免数字电路内部出现“竞争”的现象，使得在数字电路保持静态的情况下，电源电压达到芯片可正常工作的电压。图1是传统上电复位电路的结构示意图。图1中，dio’为二极管，二极管dio’的分压用Vdio’表示，Cap’为电容，电容Cap’用于减缓A’点上升的速度。参照图2，当电源电压VDD’由小变大至大于Vdio’时，二极管dio’导通，此时A’点电压等于VDD’-Vdio’。当A’点电压小于电源电压VDD’加上PMOS管p1’的阈值电压时，B’点电压将跟随电源电压VDD’的增大而增大；当A’点电压达到NMOS管n0’的阈值电压Vth_n0’时，NMOS管n0’导通，此时B’点电压会被逐渐拉低。Vd_n0’代表从NMOS管n0’导通至B’点电压被拉低至缓冲器(buffer’)的翻转点电压期间VDD’上升的电压值。图2中，t1’代表电本文档来自技高网...

【技术保护点】
1.一种上电复位电路，其特征在于，所述上电复位电路包括二极管、第一NMOS管以及缓冲器，所述上电复位电路还包括：电压抬升模块，所述电压抬升模块的控制端与所述二极管的阴极相连，所述电压抬升模块的第一端与电源相连，所述电压抬升模块的第二端与所述第一NMOS管的源端相连，所述电压抬升模块具有关断阈值电压，当所述二极管的阴极电压值小于所述关断阈值电压时，所述电压抬升模块处于导通状态；延时控制模块，所述延时控制模块的控制端与所述电源相连，所述延时控制模块的第一端与所述缓冲器的输入端相连，所述延时控制模块的第二端与所述第一NMOS管的源端相连，所述延时控制模块的第三端接地，所述延时控制模块根据电源电压的上...

【技术特征摘要】
1.一种上电复位电路，其特征在于，所述上电复位电路包括二极管、第一NMOS管以及缓冲器，所述上电复位电路还包括：电压抬升模块，所述电压抬升模块的控制端与所述二极管的阴极相连，所述电压抬升模块的第一端与电源相连，所述电压抬升模块的第二端与所述第一NMOS管的源端相连，所述电压抬升模块具有关断阈值电压，当所述二极管的阴极电压值小于所述关断阈值电压时，所述电压抬升模块处于导通状态；延时控制模块，所述延时控制模块的控制端与所述电源相连，所述延时控制模块的第一端与所述缓冲器的输入端相连，所述延时控制模块的第二端与所述第一NMOS管的源端相连，所述延时控制模块的第三端接地，所述延时控制模块根据电源电压的上升速度和所述第一NMOS管是否导通的情况，调节从所述二极管导通至所述缓冲器翻转所需的延时时间，以使所述上电复位电路产生的复位信号宽度处于预设宽度范围。2.根据权利要求1所述的上电复位电路，其特征在于，所述延时控制模块包括：第一放电通路，所述第一放电通路的控制端与所述电源相连，所述第一放电通路的第一端与所述缓冲器的输入端相连，所述第一放电通路的第二端接地，当所述电源电压大于所述第一放电通路的阈值电压时，所述第一放电通路导通；第二放电通路，所述第二放电通路的控制端与所述电源相连，所述第二放电通路的第一端与所述第一NMOS管的源...

【专利技术属性】
技术研发人员：刘晓庆，舒清明，
申请(专利权)人：北京兆易创新科技股份有限公司，合肥格易集成电路有限公司，
类型：发明
国别省市：北京,11