一种安全芯片的复位和自毁管理系统技术方案

一种安全芯片的复位和自毁管理系统，包括一安全芯片，所述安全芯片上封装有中央处理器，所述中央处理器上连接有复位管理单元、自毁管理单元、电源管理单元、调试单元、加解密单元、存储器、总线单元，所述复位管理单元和自毁管理单元均与异常检测单元连接，所述异常检测单元包括多个用于检测系统中各单元的异常情况的模拟或数字的异常检测单元，当所述异常检测单元检测到某个单元异常时，则输出该单元的异常信号给中央处理器，中央处理器在接收到异常信号后发出相应单元的复位使能信号或自毁使能信号给复位管理单元或自毁管理单元，所述复位管理单元或自毁管理单元在接收到相应的使能信号时对相应的单元进行复位或选择性自毁。

【技术实现步骤摘要】
一种安全芯片的复位和自毁管理系统
本专利技术涉及一种安全芯片的复位和自毁管理系统。
技术介绍
在信息安全应用领域，基于特定密码算法的安全芯片能够为敏感信息提供机密性与完整性保护。同时，安全芯片在信息安全保护方面的重要作用使其容易遭受各种攻击，面临着越来越严重的安全性挑战，已经出现了各种不同层次、不同水平的攻击手段。这些攻击手段概括起来主要有两种：非破坏性攻击和破坏性攻击，前者包括窃听攻击方法（即功耗分析方法）、软件攻击方法和故障攻击方法（如高低温、高低压、快慢时钟、电磁干扰等），后者为微区探测方法（如FIB或反向分析）。针对上述非破坏性攻击方法，目前性加密算法和电路设计层面已经发展处了多种有效的抗攻击措施，如掩码技术、功耗平衡技术、时钟扰乱技术等。除此以外，针对软件攻击、故障攻击以及微区探测等，设计了各种检测单元，当芯片遭受到对应攻击时，检测单元向芯片报告异常，芯片针对异常作出响应。复位作为一种有效便捷的响应手段得以广泛应用，更高安全层级的响应手段就是自毁。于是在芯片内部如何管理各种异常复位、如何实现自毁比处理单个异常更重要，而且该复位和自毁电路自身的抗攻击能力也极其重要。
技术实现思路
本专利技术提供了一种对芯片的异常进行管理，能够实现异常复位和自毁的安全芯片的复位和自毁管理系统。本专利技术采用的技术方案是：一种安全芯片的复位和自毁管理系统，其特征在于：包括一安全芯片，所述安全芯片上封装有中央处理器，所述中央处理器上连接有复位管理单元、自毁管理单元、电源管理单元、调试单元、加解密单元、存储器、总线单元，所述复位管理单元和自毁管理单元均与异常检测单元连接，所述异常检测单元包括多个用于检测系统中各单元的异常情况的模拟或数字的异常检测单元，当所述异常检测单元检测到某个单元异常时，则输出该单元的异常信号给中央处理器，中央处理器在接收到异常信号后发出相应单元的复位使能信号或自毁使能信号给复位管理单元或自毁管理单元，所述复位管理单元或自毁管理单元在接收到相应的使能信号时对相应的单元进行复位或选择性自毁。进一步，所述异常检测单元包括对相应单元检测的SRAM检测单元、ROM检测单元、有源屏蔽层检测单元、下电检测单元、内核电压检测单元、核外电压检测单元、温度检测单元、频率检测单元、外部自毁输入检测单元、看门狗检测单元、MPU保护异常检测单元、电磁检测单元、光检测单元。这些检测单元对目前常见的软件攻击、故障攻击和微区探测进行了覆盖，对芯片易遭受的各种攻击介质进行了检测保护。进一步，所述复位管理单元采用分级复位的方法对各种异常有效源和芯片功能复位源进行管理，复位等级共三级，第一级复位由芯片内部上电复位和外部复位共同产生，为正常功能模式下的全局复位源；第二级复位为全局复位源与各异常复位共同产生，为系统复位信号；第三级复位为系统复位信号与软复位共同产生，为总线复位信号；所述总线复位信号用于复位总线单元、存储器、加解密单元以及SRAM、ROM、MPU的异常检测单元；系统复位信号用于复位电源管理单元、调试单元以及总线复位信号复位到的组件；全局复位源用于复位系统复位信号复位到的组件和有源屏蔽层检测单元、下电检测单元、内核电压检测单元、核外电压检测单元、温度检测单元、频率检测单元、自毁输入检测、电磁检测单元以及看门狗检测单元。系统复位信号复位的电源管理单元和调试单元不受总线复位影响，全局复位源复位的异常检测组件不受系统复位信号和总线复位信号复位影响。该分级复位的方法为各复位源设置了不同的复位权限，在保障芯片安全性的同时不影响芯片使用额便利性。进一步，所述复位管理单元的分级复位中与总线复位无关的异常检测单元上电后一直处于工作状态，持续检测异常，不受芯片内各复位状态的影响；与总线复位相关的异常检测单元当总线复位后上述相关的异常检测单元按新的配置重新启动检测，直至下一次总线复位。进一步，所述安全芯片在正常工作模式下各异常检测单元应为全“1”输出，此时全局复位源旁路到系统复位信号，当某异常检测单元检测到异常输出“0”后，该异常信号将叠加到系统复位信号上。为提高芯片的应用适应性，为各个异常检测配置使能信号，各异常只有在对应的使能信号有效时才会产生复位信号，在不同的应用场景针对性的设置复位保护。进一步，所述自毁管理单元用于在检测到异常时将安全芯片的存储器的关键信息进行销除，当异常检测单元检测到内核电压、核外电压、工作温度、自毁输入、工作频率、电磁、SRAM、ROM、MPU出现异常时，中央处理器启动自毁管理单元的自毁操作：一关闭给SRAM供电的电源开关，切断SRAM的电源；二启动FALSH自毁控制器，该自毁控制器对所要保护的FLASH内容执行插除操作，同时关闭对FLASH的正常取值和取数通路。本专利技术中的上电复位、下点复位、看门狗为正常功能组件，不对自毁操作进行控制，芯片中存储关键信息的存储器有SRAM、FLASH，因SRAM和FLASH的不同特性分别采用不同的自毁手段。FLASH为非易失性存储器，掉电后数据继续存在，因此采用全片插除操作自毁，SRAM为易失性存储器，采用掉电自毁。为提高安全芯片的应用适应性，为各个异常检测单元配置使能信号，各异常只有在对应的使能信号有效时才会产生自毁信号，在不同的应用场景针对性的设置自毁保护。本专利技术中的中央处理器是芯片的工作核心，为各种应用开发、抗攻击技术提供硬件平台及程序。所述异常检测单元在检测到异常后输出相应异常信号给中央处理器，中央处理器发送相应的使能信号给复位管理单元和自毁管理单元。所述复位管理单元采用分级复位的方法对各种异常有效源和芯片功能复位源进行管理。所述自毁管理单元用于在检测到异常时将安全芯片的存储器的关键信息进行销除。电源管理单元为电源管理组件，通过该组件可以使中央处理器工作在各种省电模式下，该单元不受软复位影响。调试单元为芯片的调试组件，通过该组件调试工具可以观察芯片内部的寄存器、存储器等资源，该组件不受软复位影响，在安全芯片中程序调试完成后，调试端口通常会锁止，防止芯片内部数据通过调试端口被偷窥。总线单元为标准总线接口及该接口连接的外设控制器，如SPI、I2C、UART、USB、对称算法加速器、非对称算法加速器、FLASH控制器、SRAM控制器等。存储器为芯片的存储组件，通常有易失性存储器和非易失性存储器，易失性存储器为SRAM，非易失性存储器为FLASH。加解密单元是一个可以实现一种或多种加解密算法的单元，这些算法通常同时有对称算法（如AES，DES/3DES，国密SM1等）和非对称算法（如RSA、ECC、国密SM2等），该单元可以采用纯硬件实现，也可采用软硬结合方式实现。本专利技术的有益效果：引入复位管理单元和自毁管理单元，分别处理复位（功能复位和异常复位）和自毁，复位管理单元将复位按复位权限不同分为三个等级：全局复位、系统复位、总线复位，该分级复位的方法为各复位源设置了不同的复位权限，在保障芯片安全性的同时不影响芯片使用额便利性。自毁的对象为SRAM和FLASH，前者采用掉电的方式实现自毁，后者则是检测到异常就启动FLASH全片插除操作。为了兼顾芯片在不同应用领域的安全性和稳定性，为每个异常输出设置复位使能和自毁使能，只有当该异常的使能有效时，复位管理单元和自毁管理单元才会产生对应的复位信号和本文档来自技高网...

【技术保护点】
一种安全芯片的复位和自毁管理系统，其特征在于：包括一安全芯片，所述安全芯片上封装有中央处理器，所述中央处理器上连接有复位管理单元、自毁管理单元、电源管理单元、调试单元、加解密单元、存储器、总线单元，所述复位管理单元和自毁管理单元均与异常检测单元连接，所述异常检测单元包括多个用于检测系统中各单元的异常情况的模拟或数字的异常检测单元，当所述异常检测单元检测到某个单元异常时，则输出该单元的异常信号给中央处理器，中央处理器在接收到异常信号后发出相应单元的复位使能信号或自毁使能信号给复位管理单元或自毁管理单元，所述复位管理单元或自毁管理单元在接收到相应的使能信号时对相应的单元进行复位或选择性自毁。

【技术特征摘要】
1.一种安全芯片的复位和自毁管理系统，其特征在于：包括一安全芯片，所述安全芯片上封装有中央处理器，所述中央处理器上连接有复位管理单元、自毁管理单元、电源管理单元、调试单元、加解密单元、存储器、总线单元，所述复位管理单元和自毁管理单元均与异常检测单元连接，所述异常检测单元包括多个用于检测系统中各单元的异常情况的模拟或数字的异常检测单元，当所述异常检测单元检测到某个单元异常时，则输出该单元的异常信号给中央处理器，中央处理器在接收到异常信号后发出相应单元的复位使能信号或自毁使能信号给复位管理单元或自毁管理单元，所述复位管理单元或自毁管理单元在接收到相应的使能信号时对相应的单元进行复位或选择性自毁；所述异常检测单元包括对相应单元检测的SRAM检测单元、ROM检测单元、有源屏蔽层检测单元、下电检测单元、内核电压检测单元、核外电压检测单元、温度检测单元、频率检测单元、外部自毁输入检测单元、看门狗检测单元、MPU保护异常检测单元、电磁检测单元、光检测单元；所述复位管理单元采用分级复位的方法对各种异常有效源和芯片功能复位源进行管理，复位等级共三级，第一级复位由芯片内部上电复位和外部复位共同产生，为正常功能模式下的全局复位源；第二级复位为全局复位源与各异常复位共同产生，为系统复位信号；第三级复位为系统复位信号与软复位共同产生，为总线复位信号；所述总线复位信号用于复位总线单元、存储器、加解密单元以及SRAM、ROM、MPU的异常检测单元；系统复位信号用于...

【专利技术属性】
技术研发人员：徐功益，钱志恒，
申请(专利权)人：杭州晟元芯片技术有限公司，
类型：发明
国别省市：浙江;33