本发明专利技术公开了一种可实现复位的多芯片系统、以及一种多芯片复位的控制方法。在本发明专利技术中，共用同一路输出电源的所有受电芯片并不是由同一个复位信号来同步触发复位、而是分别由分时输出的不同复位信号来触发复位，因此，对于一路输出电源来说，其供电的所有受电芯片不是同时被触发复位，使得该路输出电源在每次有芯片复位时的负载电流变化率较小，从而就能减小受电芯片复位时的瞬时电流变化的平方差，进而就能够减小受电芯片复位时所产生的电压过冲。
【技术实现步骤摘要】
本专利技术涉及芯片复位技术，特别涉及一种可实现复位的多芯片系统、以及一种多芯片复位的控制方法。
技术介绍
在现有的多芯片系统中，通常选用高功率的芯片来承担越来越复杂的实时计算、 以及数据交换等数据处理功能。而随着芯片加工工艺的不断发展，芯片所需的工作电压也不断降低，因此，对于多芯片系统中的高功率芯片来说，就需要低电压、大电流的电源予以{共 O此外，对于多芯片系统中受电芯片的工作电压需求不同的情况，还需要针对不同的工作电压需求提供多于一路输出电源，实际应用中，可以采用如图1所示的方式，由一个总线AC/DC模块(或DC/DC模块)提供总线电压(或称之为母线电压)，再由可将总线电压分别转换为例如1. OVU. 2V、1. 8V、3. 3V等不同输出电压的DC/DC模块构成多路输出电源 Vout」。但是，考虑到硬件成本、以及单板面积等因素的限制，多芯片系统中具有相同工作电压需求的多个芯片通常会共用一路输出电源。但是，现有的多芯片系统在需要对芯片复位时，通常按照如图2所示的方式，利用一个复位信号同时触发各路输出电源Vout_l Vout_N(N为大于等于1的正整数)的所有受电芯片复位，即，各路输出电源Vout_l Vout_N的所有受电芯片同步复用一个复位信号，因而，就会存在如下问题对于一路输出电源来说，其供电的所有芯片的工作电流在同时复位后瞬间内，都会降低至一个极小值，因而该路输出电源的负载电流就会由重载瞬时降为轻载，导致该路输出电源的负载电流在复位瞬间内的变化率较高，变化量较大，从而造成该路输出电源的电压过冲，进而当电压过冲较为严重时，还容易使该路输出电源所供电的芯片损毁。以降压式变换(Buck)电路为例，当其一路输出电源的负载电流由重载变为轻载时其电感中所存储的能量可由公式(1)计算得到El =去xLX[(IOH)2-(Iol)2讼式⑴其中，L为电感值、Ira为重载时输出的负载电流值、为轻载时输出的负载电流值。其输出电容中可吸收的能量可由公式(2)计算得到Ec = |xCx[(Vf)2-(V,)2讼式 O)其中，C为输出电容的电容值、Vf为重载变为轻载导致电压过冲时的电容最大瞬态峰值电压值、Vi为电压过冲前重载时的电容稳态电压值。由于Buck电路的电感中所储存的能量必须由输出电容吸收，因而令 = EC，得到输出电容的电容值C应当取‘Q可由公式(3)计算得到C。=1^^^^^公式⑶相应地，瞬态时输出电容的电压平方差、即电压过冲时产生的电压变化量AV即可通过公式(4)计算得到AV=(Vf)2-(Yi)2=LX公式 G)如上述公式(4)可见，为了减小电压过冲所产生的超越量以避免芯片损毁，理论上可以采用如下方式改进1、减小电感值L ；2、增大输出电容值CQ;3、减少电流变化的平方差。然而，通过硬件配置难以控制电流变化的平方差，因而现有技术中只能采用减小电感值L、或增大输出电容值Ctj的方式，但电感值L过小会导致波纹超标、输出电容值Qj过大会导致硬件成本的提高。
技术实现思路
有鉴于此，本专利技术提供了一种可实现复位的多芯片系统、以及一种多芯片复位的控制方法，能够减小受电芯片复位时的电压过冲。本专利技术提供的一种可实现复位的多芯片系统，包括输出电源、共用一路输出电源的若干受电芯片；还包括逻辑控制芯片，其在接收到输入的复位信号后，向共用同一路输出电源的各受电芯片分时输出复位信号、以使该路输出电源在每次有芯片复位时的负载电流变化率小于预定的阈值。逻辑控制芯片进一步以预先划分的芯片组为单位，向共用同一路输出电源的各受电芯片分时输出复位信号。各芯片组中的受电芯片工作电流之和均处于预定的取值区间内。输出电源为多路、每路输出电源分别提供不同的输出电压；若干受电芯片具有不同工作电压需求，其中，具有相同工作电压需求的受电芯片共用对应的一路输出电源，且，同时具有多于一种工作电压需求的受电芯片仅属于一路输出电源的一个芯片组。对于共用同一路输出电源的所有芯片组，逻辑控制芯片分时输出的所有复位信号在最后一个芯片组触发复位后同时停止输出。逻辑控制芯片具有与受电芯片数量相同的输出管脚，且每个输出管脚分别连接一个受电芯片的复位输入端；逻辑控制芯片内还进一步存储有芯片组列表，芯片组列表中记录有连接每个芯片组内所有受电芯片的输出管脚，以供逻辑控制芯片识别分属于不同芯片组的各受电芯片。逻辑控制芯片具有与芯片组数量相同的输出管脚，且每个输出管脚分别连接一个芯片组内所有受电芯片的复位输入端；逻辑控制芯片进一步依据管脚来识别不同的芯片组。逻辑控制芯片接收到输入的复位信号来自CPU、或看门狗、或手动输入装置。本专利技术提供的一种多芯片复位的控制方法，适用于包含输出电源、以及共用一路输出电源的若干受电芯片的多芯片系统；该控制方法包括如下步骤在接收到输入的复位信号后，向共用同一路输出电源的各受电芯片分时输出复位信号、以使该路输出电源在每次有芯片复位时负载电流变化率小于预定的阈值。该控制方法进一步以预先划分的芯片组为单位，向共用同一路输出电源的各受电芯片分时输出复位信号。各芯片组中的受电芯片工作电流之和均处于预定的取值区间内。输出电源为多路、每路输出电源分别提供不同的输出电压；若干受电芯片具有不同工作电压需求，其中，具有相同工作电压需求的受电芯片共用对应的一路输出电源，且，同时具有多于一种工作电压需求的受电芯片仅属于一路输出电源的一个芯片组。对于共用同一路输出电源的所有芯片组，该控制方法分时输出的所有复位信号在最后一个芯片组触发复位后同时停止输出。该控制方法接收到输入的复位信号为上电复位信号、或软件复位信号、或超时复位信号、或硬件复位信号。由上述技术方案可见，在本专利技术中，共用同一路输出电源的所有受电芯片并不是由同一个复位信号来同步触发复位、而是由分时输出的不同复位信号来触发复位，因此，对于一路输出电源来说，其供电的所有受电芯片并不是同时被触发复位，使得该路输出电源在每次有芯片复位时的负载电流变化率较小，从而就能减小受电芯片复位后的瞬时电流变化的平方差，进而就能够减小受电芯片复位时所产生的电压过冲。附图说明图1为多路输出电源的结构示意图；图2为现有多芯片复位的原理示意图；图3a为本专利技术实施例中多芯片系统的一种示例性结构示意图；图北为本专利技术实施例多芯片系统的另一种示例性结构示意图；图如为本专利技术实施例多芯片系统中一路输出电源负载电流的一种变化过程示意图；图4b为本专利技术实施例多芯片系统中一路输出电源负载电流的另一种变化过程示意图；图5为本专利技术实施例中多芯片复位的控制方法的示例性流程图；图6为本专利技术实施例中多芯片复位的控制方法的一具体流程图。具体实施例方式为使本专利技术的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本专利技术进一步详细说明。在本实施例中，共用同一路输出电源供电的所有受电芯片，并不是同时触发复位、而是分时触发复位。即，共用同一路输出电源的所有受电芯片并不是由同一个复位信号来同步触发复位、而是由分时输出的不同复位信号来触发复位，以使输出电源的负载电流变化总量分布在不同时刻，用以降低输出电源的负载电流变化率。下面，先对本实施例中的多芯片系统进行详细说明。图3a为本专利技术实施例多芯片系统的一种示例性结构示意图。如图3a所示，本专利技术实施例的多芯片系统中包括若干路输本文档来自技高网...
【技术保护点】
１．一种可实现复位的多芯片系统，包括：输出电源；共用一路输出电源的若干受电芯片；其特征在于，还包括：逻辑控制芯片，其在接收到输入的复位信号后，向共用同一路输出电源的各受电芯片分时输出复位信号、以使该路输出电源在每次有芯片复位时的负载电流变化率小于预定的阈值。
【技术特征摘要】
【专利技术属性】
技术研发人员：高玉山，王玉田，
申请(专利权)人：杭州华三通信技术有限公司，
类型：发明
国别省市：86
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。