半导体装置的制造方法制造方法及图纸

一种半导体装置的制造方法包括提供一基材，此基材上形成有氧化硅层和覆盖氧化硅层的金属氧化物层。此方法还包括制备CMP浆料。所述CMP浆料包括带有负电荷的多个研磨粒、包含(XaYb)‑基团的路易士碱和缓冲溶液。X代表IIIA族元素或前期过渡金属，Y代表氮族元素、氧族元素或卤素，a>0且b>0。所述CMP浆料具有实质为2至7的pH值。接着，对金属氧化物层的表面进行平坦化操作，直至氧化硅层的表面暴露出。此平坦化操作具有金属氧化物层相对于氧化硅层的高选择性。

Manufacturing Method of Semiconductor Device

The manufacturing method of a semiconductor device includes providing a substrate on which a silicon oxide layer and a metal oxide layer covering the silicon oxide layer are formed. The method also includes preparation of CMP slurry. The CMP slurry comprises a plurality of abrasive particles with negative charges, a Lewis base containing (XaYb) groups and a buffer solution. X represents IIIA group elements or pre-transition metals, Y represents nitrogen group elements, oxygen group elements or halogens, a > 0 and b > 0. The CMP slurry has a pH value of essentially 2 to 7. Then, the surface of the metal oxide layer is flattened until the surface of the silicon oxide layer is exposed. This flattening operation has high selectivity of metal oxide layer relative to silicon oxide layer.

【技术实现步骤摘要】
半导体装置的制造方法
本揭露是有关于一种半导体装置的制造方法，且特别是有关于一种使用包含路易士碱的化学机械平坦化浆料，进行平坦化操作的半导体装置的制造方法。
技术介绍
集成电路可使用许多光微影技术来形成。这些技术一般包括化学机械平坦化(chemicalmechanicalplanarization；CMP)制程。CMP制程一般用来研磨并平整半导体基材的表面。在一些情况中，CMP制程用来移除一些或全部的不再需要的先前所形成的层(即目标层)。CMP制程使用包括化学物质及固体粒子的浆料溶液，以机械地及化学地移除上述目标层。例如：所述目标层可为用于接触孔形成制程的蚀刻停止硬式罩幕。随着制程节点的进步和形成具有高深宽比的接触孔的需求，通常会使用包括金属氧化物的新型蚀刻停止硬式罩幕。然而，此种蚀刻停止硬式罩幕难以使用常见的CMP制程移除。因此，需要一种CMP浆料及使用此种CMP浆料进行的CMP制程，以解决上述问题。
技术实现思路
根据本专利技术的一些实施例，本揭露公开一种方法。此方法包括提供一基材，此基材上形成有氧化硅层和金属氧化物层，其中金属氧化物层覆盖氧化硅层。此方法还包括制备CMP浆料。所述C本文档来自技高网...

【技术保护点】
1.一种半导体的制造方法，其特征在于，包含：提供一基材，该基材上形成有氧化硅层和金属氧化物层，其中该金属氧化物层覆盖该氧化硅层；制备一化学机械平坦化(chemical mechanical planarization；CMP)浆料，其中该CMP浆料包含：多个研磨粒，其带有负电荷；一路易士碱，包含(XaYb)‑基团，其中X代表IIIA族元素或前期过渡金属，Y代表氮族元素、氧族元素或卤素，a>0且b>0；以及一缓冲溶液，其中该CMP浆料具有实质为2至7的pH值；对该金属氧化物层的一表面进行一平坦化操作，该平坦化操作是通过一研磨头及注射于该金属氧化物层的该表面上的该CMP浆料来进行，直至...

【技术特征摘要】
2017.11.30 US 62/593,144;2018.02.27 US 15/907,0301.一种半导体的制造方法，其特征在于，包含：提供一基材，该基材上形成有氧化硅层和金属氧化物层，其中该金属氧化物层覆盖该氧化硅层；制备一化学机械平坦化(chemicalmechanicalplanarization；CMP)浆料，其中该CMP浆料包含：多个研磨粒，其带有负电荷；一路易士碱，包含(XaYb)-基团，其中X代表IIIA族元素或前期过渡金属，Y代表氮族元素、氧族元素或卤素，a>0且b>0；以及一缓冲溶液，其中该CMP浆料具有实质为2至7的pH值；对该金属氧化物层的一表面进行一平坦化操作，该平坦化操作是通过一研磨头及注射于该金属氧化物层的该表面上的该CMP浆料来进行，直至该氧化硅层的一表面暴露出，其中该平坦化操作具有该金属氧化物层相对于该氧化硅层的高选择性，且该研磨头对该金属氧化物层的该表面施予一向下作用力。2.根据权利要求1所述的半导体的制造方法，其特征在于，该金属氧化物层是由二氧化铪(HfO2)、二氧化锆(ZrO2)或三氧化二钇(Y2O3)所形成，且该些研磨粒是由二氧化硅(SiO2)所形成。3.根据权利要求1所述的半导体的制造方法，其特征在于，制备该CMP浆料的操作是使用(XaYb)-基团来进行，其中a和b的比值实质为0.25至0.4。4.根据权利要求1所述的半导体的制造方法，其特征在于，以该研磨头平坦化该金属氧化物层的操作是施予实质为0.5psi至3psi的该向下作用力。5.根据权利要求1所述的半导体的制造方法，其特征在于，基于该CMP浆料为100重量百分比，制备该CMP浆料的操作是使用含量实质为0.1重量百分比至4重量百分比的该些研磨粒，以及含量实质为0.01重量百分比至1重量百分比的该路易士碱来进行。6.一种半导体的制造方法，其特征在于，包含：提供一基材，该基材上形成有一层间介电层；形成多个栅极结构和多个间隙壁结构于该层间介电层中，其中该些间隙壁结构分别外围地包围该些栅极结构；沉积一金属氧化物层于该些栅极结构、该些间隙壁结构和该层间介电层上，其中该金属氧化物层包含二氧化铪、二氧化锆或三氧化二钇；制备一CMP浆料，其中该CMP浆料包含：多个研磨粒，其带有负电荷；一路易士碱，包含(XaYb)-基团，其中X代表IIIA族元素或前期过渡金属，Y代表氮族元素、氧族元素或卤素，a>0且b>0；以及一缓冲溶液，其中...

【专利技术属性】
技术研发人员：李胜男，蔡腾群，徐崇威，吴振豪，蔡宗霖，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71