The invention provides a packaging structure and a packaging method of a chip module and a wafer-level chip. The packaging structure forms a metal bump above the welding pad of two adjacent chip units. Because the size of the metal bump is larger and thicker than that of the welding pad, the effective contact area between the subsequent circuit and the conductive wiring layer in the chip unit is increased, and the conductivity of the chip packaging structure is improved. Reliability; One of the technical schemes of the present invention is to directly imprint optical components on the wafer surface, simplify the two processes into one process, shorten the packaging process and reduce the production cost; extend the non-functional wafer from the wafer to the metal bulge direction by cutting to form the first opening, which is suitable for wafer materials that are not suitable for laser drilling; and set up before the cutting step. Pre-cutting steps are set up so that only the imprint components are cut in the cutting steps, which reduces the problems of edge material layering, product fragmentation, knife breaking and edge collapse in the cutting process.
【技术实现步骤摘要】
一种芯片模组、晶圆级芯片的封装结构及封装方法
本专利技术涉及半导体封装
,尤其涉及一种芯片模组、晶圆级芯片封装结构及封装方法。
技术介绍
基于TSV(硅通孔)技术的晶圆级芯片封装工艺,是在晶圆基底的非功能面上做开孔,该开孔从晶圆的非功能面延伸到晶圆的功能面,并暴露出功能面的焊垫,在开孔内壁铺设金属线路,将焊垫的电性引到晶圆的非功能面,在非功能面上制备凸点后,切割形成单颗芯片封装结构。其中,晶圆上的通孔加工是TSV技术的核心,主要有两种,一种是深反应离子刻蚀,另一种是激光钻孔;深反应离子刻蚀技术须借助厚膜光刻技术,在晶圆表面预先形成通孔图形,成本较高;激光钻孔技术无法满足更小孔径(<10μm)、高深宽比的通孔制作。由于有些材质的晶圆如VCSEL晶圆不宜采用激光钻孔,而晶圆中的焊垫尺寸较小、厚度较薄,电路引出的有效接触面积非常有限,影响了产品导电的可靠性。而且,位于切割道位置的材料种类过多,可能会出现边缘材料分层、产品裂片、切割崩边等问题。
技术实现思路
为了解决现有技术中存在的上述问题,本专利技术采用了如下技术方案:一种芯片模组,包括芯片单元、若干个金属凸起及光学元器件,芯片单元具有功能面及与功能面相对的非功能面,功能面包含功能区和位于功能区周边的若干焊垫;各金属凸起对应形成于芯片单元各焊垫的上方;光学元器件至少部分的与金属凸起及未被金属凸起覆盖的芯片单元功能面键合连接;在芯片单元两侧自非功能面向金属凸起方向延伸形成有第一开口,第一开口切穿并暴露出焊垫侧壁,第一开口底部贯通至金属凸起下表面或上表面或金属凸起内部;第一开口侧部表面及芯片单元非功能面上由内向外 ...
【技术保护点】
1.一种芯片模组,包括芯片单元、若干个金属凸起及光学元器件,芯片单元具有功能面及与功能面相对的非功能面,功能面包含功能区和位于功能区周边的若干焊垫;各金属凸起对应形成于芯片单元各焊垫的上方;光学元器件至少部分的与金属凸起及未被金属凸起覆盖的芯片单元功能面键合连接;在芯片单元两侧自非功能面向金属凸起方向延伸形成有第一开口,第一开口切穿并暴露出焊垫侧壁,第一开口底部贯通至金属凸起下表面或上表面或金属凸起内部;第一开口侧部表面及芯片单元非功能面上由内向外依次铺设有绝缘层、导电布线层,绝缘层覆盖芯片单元焊垫侧壁;第一开口底部暴露的金属凸起表面或金属凸起侧壁覆盖有导电布线层。
【技术特征摘要】
1.一种芯片模组,包括芯片单元、若干个金属凸起及光学元器件,芯片单元具有功能面及与功能面相对的非功能面,功能面包含功能区和位于功能区周边的若干焊垫;各金属凸起对应形成于芯片单元各焊垫的上方;光学元器件至少部分的与金属凸起及未被金属凸起覆盖的芯片单元功能面键合连接;在芯片单元两侧自非功能面向金属凸起方向延伸形成有第一开口,第一开口切穿并暴露出焊垫侧壁,第一开口底部贯通至金属凸起下表面或上表面或金属凸起内部;第一开口侧部表面及芯片单元非功能面上由内向外依次铺设有绝缘层、导电布线层,绝缘层覆盖芯片单元焊垫侧壁;第一开口底部暴露的金属凸起表面或金属凸起侧壁覆盖有导电布线层。2.根据权利要求1所述的一种芯片模组,其特征在于:在光学元器件侧表面、金属凸起侧壁以及铺设有导电布线层的第一开口外侧和内部填充具有绝缘性质的黑胶。3.一种晶圆级芯片的封装结构,包括一晶圆、若干金属凸起和一压印元件的键合片,该晶圆具有功能面及与功能面相对的非功能面,功能面包含功能区和位于功能区周边的若干焊垫;晶圆包括若干个芯片单元,相邻两芯片单元之间具有切割道,相邻两芯片单元的若干焊垫位于切割道的两侧,金属凸起形成于相邻两芯片单元焊垫的上方;压印元件至少部分的与金属凸起及未被金属凸起覆盖的晶圆功能面键合连接;在晶圆非功能面向金属凸起方向延伸形成有与切割道两侧焊垫位置相对的第一开口,第一开口切穿并暴露出切割道两侧的焊垫侧壁,第一开口底部贯通至金属凸起下表面或上表面或金属凸起内部;第一开口底部正对切割道位置处形成第二开口,第二开口底部连通压印元件;第一开口底部切割道位置两侧铺设有导电布线层,导电布线层覆盖第一开口底部暴露的金属凸起;第一开口侧部表面及晶圆非功能面上由内向外依次铺设有绝缘层、导电布线层。4.根据权利要求3所述的一种晶圆级芯片的封装结构,其特征在于:晶圆为VCSEL晶圆,压印元件为光学元器件。5.根据权利要求3所述的一种晶圆级芯片的封装结构,其特征在于:导电布线层为Ti/Cu层。6.根据权利要求3所述的一种晶圆级芯片的封装结构,其特征在于:还包括一基板,该基板键合到晶圆非功能面一侧或临时键合到压印元件远离晶圆的一侧。7.根据权利要求3所述的一种晶圆级芯片...
【专利技术属性】
技术研发人员:李凡月,
申请(专利权)人:华天慧创科技西安有限公司,
类型:发明
国别省市:陕西,61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。