VCSEL阵列芯片及其制作方法技术

本发明专利技术提供了一种VCSEL阵列芯片及其制作方法，涉及VCSEL阵列芯片技术领域，包括台柱、N‑DBR层、砷化镓衬底及N面电极；N‑DBR层及N面电极分别设置在砷化镓衬底的两侧，台柱设置在N‑DBR层上；台柱为中空的圆柱形结构，台柱的中央为金属孔；相邻台柱之间相交且相邻台柱的金属孔不相交；本发明专利技术提供的VCSEL阵列芯片中相邻台柱之间相交且相邻台柱的金属孔不相交，在同样面积芯片内制作更多的台柱时，与现有技术中的台柱相比，台柱的直径较长，使得台柱上的电极的接触面积增加，电极的欧姆接触电阻减小，欧姆接触电压降低，进而降低了欧姆接触电阻的热功率，增加了阵列芯片的光输出功率，提高了光电转换效率。

VCSEL Array Chip and Its Fabrication Method

The invention provides a VCSEL array chip and its fabrication method, which relates to the technical field of VCSEL array chip, including column, N DBR layer, GaAs substrate and N-plane electrode; N DBR layer and N-plane electrode are respectively arranged on both sides of GaAs substrate, and the column is a hollow cylindrical structure, the center of the column is a metal hole; and the adjacent columns intersect and intersect each other. The metal holes of adjacent pillars do not intersect; the metal holes of adjacent pillars intersect and adjacent pillars do not intersect in the VCSEL array chip provided by the invention. When more pillars are made in the same area chip, the diameter of the pillars is longer than that of the existing technology, which increases the contact area of the electrodes on the pillars, reduces the ohmic contact resistance of the electrodes, and reduces the ohmic contact electricity of the electrodes. The thermal power of ohmic contact resistance is reduced by voltage reduction, the optical output power of array chip is increased, and the photoelectric conversion efficiency is improved.

【技术实现步骤摘要】
VCSEL阵列芯片及其制作方法
本专利技术涉及VCSEL阵列芯片
，尤其是涉及一种VCSEL阵列芯片及其制作方法。
技术介绍
垂直腔面发射激光器(Vertical－CavitySurface－EmittingLaser，VCSEL)的出光密度与管芯的密度有关，为提高VCSEL阵列芯片的出光密度，需制作高密度管芯，而在制作高密度管芯时，需要在同样面积芯片内制作更多的台柱；如图1所示的是现有技术中阵列芯片的侧视图，如图2所示的是现有技术中阵列芯片的正视图，由图可知，VCSEL阵列芯片中每个台柱是相互独立的，然后分别将每个台柱进行氧化实现电流限制；在现有技术中，由于每个台柱是相互独立的，若要在同样面积芯片内做更多的台柱，需要缩小台柱的直径，由于台柱中出光孔的直径不能缩小，进而使得台柱上的电极的接触面积减小，由电阻＝电阻率*接触厚度/接触面积可知，接触面积减小导致电极的欧姆接触电阻增大，芯片电极的欧姆接触电压升高，进而导致欧姆接触电阻的热功率增加，由输出功率公式P＝IV-IR^2可知，其中P为光输出功率，由IV得到阵列芯片的总功率，由IR^2得到欧姆接触电阻的热功率，欧姆接触电阻的热功率增加会导致阵列芯片的光输出功率下降，光电转换效率降低。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种VCSEL阵列芯片及其制作方法，以缓解现有技术中存在的在同样面积芯片内制作更多的台柱时，由于台柱中出光孔的直径不能缩小，缩小台柱的直径使得台柱上的电极的接触面积减小，导致电极的欧姆接触电阻增大，芯片电极的欧姆接触电压升高，进而导致欧姆接触电阻的热功率增加、阵列芯片的光输出功率下降，光电转换效率降低的技术问题。第一方面，本专利技术实施例提供了一种垂直腔面发射激光器VCSEL阵列芯片，所述芯片包括：台柱、N-分布式布拉格反射DBR层、砷化镓衬底及N面电极；所述N-DBR层及所述N面电极分别设置在所述砷化镓衬底的两侧，所述台柱设置在所述N-DBR层上；所述台柱为中空的圆柱形结构，所述台柱的中央为金属孔；相邻所述台柱之间相交且相邻所述台柱的金属孔不相交。结合第一方面，本专利技术实施例提供了第一方面的第一种可能的实施方式，其中，所述台柱还包括P面电极、绝缘层、欧姆接触层、P-DBR层、多量子阱MQW层；所述MQW层的第一表面与所述N-DBR层相连，所述MQW层的第二表面上依次沉积P-DBR层、欧姆接触层、绝缘层、P面电极。结合第一方面第一种可能的实施方式，本专利技术实施例提供了第一方面的第二种可能的实施方式，其中，所述台柱的P面电极包括金属孔，所述MQW层、所述P-DBR层、所述欧姆接触层、所述绝缘层不包括金属孔。结合第一方面第一种可能的实施方式，本专利技术实施例提供了第一方面的第三种可能的实施方式，其中，所述P-DBR层包括氧化层，所述氧化层位于所述P-DBR层靠近所述MQW层的一侧，所述氧化层中设置有氧化孔；所述氧化孔与所述金属孔的直径相同，且所述氧化孔与所述金属孔相对设置。结合第一方面，本专利技术实施例提供了第一方面的第四种可能的实施方式，其中，相邻所述台柱之间的圆心距满足关系：其中，D为相邻所述台柱之间的圆心距，R为所述台柱的半径，r为所述金属孔的半径。第二方面，本专利技术实施例还提供一种VCSEL阵列芯片的制作方法，所述制作方法用于生成第一方面所述的芯片，所述方法包括：在砷化镓衬底的第一表面外延制作外延片；在所述外延片上生成第一掩膜层，并蚀刻生成了所述第一掩膜层的所述外延片，在所述外延片上制作台柱，去除所述第一掩膜层，所述台柱的深度至少达到所述外延片的氧化层；对所述外延片的所述台柱上的所述氧化层进行氧化，制作氧化孔；在制作了所述氧化孔的所述外延片的预设区域内沉积绝缘层；在沉积所述绝缘层的所述外延片的表面制作P面电极；在所述砷化镓衬底的第二表面，将所述砷化镓衬底进行减薄，在减薄后的所述砷化镓衬底上制作N面电极，形成片源，所述片源包括多个芯片；检查所述片源中每个芯片的光电参数，将光电参数不合格的芯片进行标记；对所述片源进行切割、翻模、背检、倒模、正检，去掉被标记了的芯片，得到所述VCSEL阵列芯片。结合第二方面，本专利技术实施例提供了第二方面的第一种可能的实施方式，其中，所述在砷化镓衬底的第一表面外延制作外延片，包括：在所述砷化镓衬底的第一表面依次外延沉积N-DBR反射层、MQW层、氧化层、P-DBR反射层以及欧姆接触层。结合第二方面，本专利技术实施例提供了第二方面的第二种可能的实施方式，其中，所述在沉积所述绝缘层的所述外延片的表面制作P面电极，包括：在所述外延片的表面旋涂负胶，对旋涂负胶后的所述外延片进行光刻、显影，在显影后的所述外延片表面蒸镀金属膜层，对蒸镀金属膜层后的所述外延片进行剥离操作，得到所述P面电极。结合第二方面，本专利技术实施例提供了第二方面的第三种可能的实施方式，其中，在制作了所述氧化孔的所述外延片的预设区域内沉积绝缘层，包括：在制作了所述氧化孔的所述外延片表面沉积绝缘层；在沉积绝缘层后的所述外延片的预设区域的表面沉积第二掩膜层，蚀刻沉积了所述第二掩膜层的所述外延片，将所述预设区域外的绝缘层去除；去除所述第二掩膜层。结合第二方面，本专利技术实施例提供了第二方面的第四种可能的实施方式，其中，所述预设区域为所述台柱的侧壁及所述外延片的欧姆接触层的边缘。本专利技术实施例带来了以下有益效果：本专利技术提供了一种VCSEL阵列芯片及其制作方法，所述芯片包括：台柱、N-DBR层、砷化镓衬底及N面电极；N-DBR层及N面电极分别设置在砷化镓衬底的两侧，台柱设置在N-DBR层上；台柱为中空的圆柱形结构，台柱的中央为金属孔；相邻台柱之间相交且相邻台柱的金属孔不相交；本专利技术实施例提供的VCSEL阵列芯片中相邻台柱之间相交且相邻台柱的金属孔不相交，在同样面积芯片内制作更多的台柱时，与现有技术中的台柱相比，台柱的直径较长，使得台柱上的电极的接触面积增加，电极的欧姆接触电阻减小，欧姆接触电压降低，进而降低了欧姆接触电阻的热功率，增加了阵列芯片的光输出功率，提高了光电转换效率。本专利技术的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。为使本专利技术的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。附图说明为了更清楚地说明本专利技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有技术中的一种VCSEL阵列芯片的侧视图；图2为现有技术中的一种VCSEL阵列芯片的正视图；图3为本专利技术实施例提供的一种VCSEL阵列芯片的侧视图；图4为本专利技术实施例提供的一种VCSEL阵列芯片的正视图；图5为本专利技术实施例提供的一种VCSEL阵列芯片中相邻台柱的示意图；图6为本专利技术实施例提供的一种VCSEL阵列芯片制作方法的流程图。图标：11-台柱；12-N-DBR层；13-砷化镓衬底；14-N面电极；15-金属孔；16-P面电极；17-绝缘本文档来自技高网...

【技术保护点】
1.一种垂直腔面发射激光器VCSEL阵列芯片，其特征在于，所述芯片包括：台柱、N‑分布式布拉格反射DBR层、砷化镓衬底及N面电极；所述N‑DBR层及所述N面电极分别设置在所述砷化镓衬底的两侧，所述台柱设置在所述N‑DBR层上；所述台柱为中空的圆柱形结构，所述台柱的中央为金属孔；相邻所述台柱之间相交且相邻所述台柱的金属孔不相交。

【技术特征摘要】
1.一种垂直腔面发射激光器VCSEL阵列芯片，其特征在于，所述芯片包括：台柱、N-分布式布拉格反射DBR层、砷化镓衬底及N面电极；所述N-DBR层及所述N面电极分别设置在所述砷化镓衬底的两侧，所述台柱设置在所述N-DBR层上；所述台柱为中空的圆柱形结构，所述台柱的中央为金属孔；相邻所述台柱之间相交且相邻所述台柱的金属孔不相交。2.根据权利要求1所述的芯片，其特征在于，所述台柱还包括P面电极、绝缘层、欧姆接触层、P-DBR层、多量子阱MQW层；所述MQW层的第一表面与所述N-DBR层相连，所述MQW层的第二表面上依次沉积P-DBR层、欧姆接触层、绝缘层、P面电极。3.根据权利要求2所述的芯片，其特征在于，所述台柱的P面电极包括金属孔，所述MQW层、所述P-DBR层、所述欧姆接触层、所述绝缘层不包括金属孔。4.根据权利要求2所述的芯片，其特征在于，所述P-DBR层包括氧化层，所述氧化层位于所述P-DBR层靠近所述MQW层的一侧，所述氧化层中设置有氧化孔；所述氧化孔与所述金属孔的直径相同，且所述氧化孔与所述金属孔相对设置。5.根据权利要求1所述的芯片，其特征在于，相邻所述台柱之间的圆心距满足关系：其中，D为相邻所述台柱之间的圆心距，R为所述台柱的半径，r为所述金属孔的半径。6.一种VCSEL阵列芯片的制作方法，所述制作方法用于生成权利要求1-5任一项所述的芯片，其特征在于，所述方法包括：在砷化镓衬底的第一表面外延制作外延片；在所述外延片上生成第一掩膜层，并蚀刻生成了所述第一掩膜层的所述外延片，在所述外延片上制作台柱，去除所述第一掩...

【专利技术属性】
技术研发人员：郭冠军，贾钊，赵炆兼，曹广亮，
申请(专利权)人：扬州乾照光电有限公司，
类型：发明
国别省市：江苏,32