沟槽栅功率MOSFET及制造方法技术

本发明专利技术公开了一种沟槽栅功率MOSFET，包括多个沟槽栅、体区、源区和位于背面的漏区，沟槽栅包括栅极沟槽，栅介质层和多晶硅栅。沟槽栅功率MOSFET包括相并联的多个MOSFET单元结构和至少一个SBR单元结构。MOSFET单元结构的多晶硅栅的顶部通过接触孔连接到由正面金属层组成的栅极，源区和所述体区的顶部通过接触孔连接到由正面金属层组成的源极。SBR单元结构的多晶硅栅、源区和体区的顶部通过接触孔连接到由正面金属层组成的源极。本发明专利技术还公开了一种沟槽栅功率MOSFET的制造方法。本发明专利技术能嵌入SBR单元结构，从而能提高器件的恢复速率，实现快速恢复。

Groove Gate Power MOSFET and Its Manufacturing Method

The invention discloses a trench gate power MOSFET, which comprises a plurality of trench gates, body regions, source regions and leakage areas located on the back. The trench gate comprises a grid trench, a gate dielectric layer and a polycrystalline silicon gate. The groove gate power MOSFET includes a plurality of parallel MOSFET cell structures and at least one SBR cell structure. The top of the polycrystalline silicon gate of the MOSFET unit structure is connected to a gate composed of a front metal layer through a contact hole, and the top of the source region and the body region is connected to a source composed of a front metal layer through a contact hole. The top of polysilicon gate, source region and body region of SBR unit structure is connected to the source composed of front metal layer through contact hole. The invention also discloses a manufacturing method of trench gate power MOSFET. The invention can be embedded in the SBR unit structure, thereby improving the recovery rate of the device and realizing rapid recovery.

【技术实现步骤摘要】
沟槽栅功率MOSFET及制造方法
本专利技术涉及一种半导体集成电路制造领域，特别是涉及一种沟槽栅功率MOSFET。本专利技术还涉及一种沟槽栅功率MOSFET的制造方法。
技术介绍
如图1所示，是现有沟槽栅功率MOSFET的结构示意图，现有沟槽栅功率MOSFET包括多个沟槽栅。所述沟槽栅包括栅极沟槽，栅介质层102和多晶硅栅103，所述栅介质层102形成于所述栅极沟槽的底部表面和侧面，所述多晶硅栅103填充于所述沟槽栅中。所述栅极沟槽形成于第一导电类型的第一外延层101中。第二导电类型的体区104形成于第一外延层101中，所述多晶硅栅103的深度大于所述体区104的结深，被所述多晶硅栅103侧面覆盖所述体区104的表面用于形成沟道。在所述体区104的顶部表面中形成有第一导电类型重掺杂的源区105。漏区110由形成于所述第一外延层101背面的第一导电类型重掺杂区组成。由位于所述体区104和所述漏区110之间的所述第一外延层101组成漂移区。沟槽栅功率MOSFET包括多个并联的MOSFET单元结构201。所述MOSFET单元结构201的所述多晶硅栅103的顶部通过接触孔107连接到由正面金属层109组成的栅极，所述源区105和所述体区104的顶部通过接触孔107连接到由正面金属层109组成的源极。所述接触孔107穿过层间膜106，所述正面金属层109形成于所述层间膜106的表面。所述漏区110的背面形成有由背面金属层111组成的漏极。通常，所述第一外延层101形成于半导体衬底表面。所述半导体衬底为硅衬底，所述第一外延层101为硅外延层，所述栅介质层102为栅氧化层。各所述MOSFET单元结构201的所述沟槽栅的所述栅极沟槽相连通且各所述MOSFET单元结构201的所述沟槽栅的所述多晶硅栅103连接。在所述源区105对应的所述接触孔107的底部形成有第二导电类型重掺杂的体引出区108，所述源区105对应的所述接触孔107通过所述体引出区108和所述体区104接触。所述半导体衬底具有第一导电类型重掺杂，所述漏区110由减薄后的所述半导体衬底直接组成；或者所述漏区110由在减薄后的所述半导体衬底中进行背面注入形成。当所述沟槽栅功率MOSFET为N型器件时，第一导电类型为N型，第二导电类型为P型。在其他实施例中也能为：当所述沟槽栅功率MOSFET为P型器件时，第一导电类型为P型，第二导电类型为N型。如图2所示，是现有沟槽栅功率MOSFET的电路图；源极用S表示，漏极用D表示，栅极用G表示，衬底电极即所述体区104顶部对应的电极连接到源极S。图1所示的现有沟槽栅功率MOSFET反向恢复较慢，不能实现快恢复。
技术实现思路
本专利技术所要解决的技术问题是提供一种沟槽栅功率MOSFET，能嵌入超势垒整流器(SuperBarrierRectifier，SBR)单元结构，从而能提高器件的恢复速率，实现快速恢复。为此，本专利技术还提供一种沟槽栅功率MOSFET的制造方法。为解决上述技术问题，本专利技术提供的沟槽栅功率MOSFET包括多个沟槽栅。所述沟槽栅包括栅极沟槽，栅介质层和多晶硅栅，所述栅介质层形成于所述栅极沟槽的底部表面和侧面，所述多晶硅栅填充于所述沟槽栅中。所述栅极沟槽形成于第一导电类型的第一外延层中。第二导电类型的体区形成于第一外延层中，所述多晶硅栅的深度大于所述体区的结深，被所述多晶硅栅侧面覆盖所述体区的表面用于形成沟道。在所述体区的顶部表面中形成有第一导电类型重掺杂的源区。漏区由形成于所述第一外延层背面的第一导电类型重掺杂区组成。由位于所述体区和所述漏区之间的所述第一外延层组成漂移区。沟槽栅功率MOSFET包括多个MOSFET单元结构和至少一个SBR单元结构，各所述MOSFET单元结构和所述SBR单元结构相并联。所述MOSFET单元结构的所述多晶硅栅的顶部通过接触孔连接到由正面金属层组成的栅极，所述源区和所述体区的顶部通过接触孔连接到由正面金属层组成的源极。所述接触孔穿过层间膜，所述正面金属层形成于所述层间膜的表面。所述SBR单元结构的所述多晶硅栅、所述源区和所述体区的顶部通过接触孔连接到由正面金属层组成的源极。所述漏区的背面形成有由背面金属层组成的漏极，所述漏极为所述MOSFET单元结构和所述SBR单元结构共用。进一步的改进是，所述沟槽栅功率MOSFET中，所述MOSFET单元结构和所述SBR单元结构按照1：1的个数比交替排列。或者，所述MOSFET单元结构和所述SBR单元结构按照N：1的个数比交替排列，N为大于1的整数，在交替排列的方向上各区域的N相同或变化。或者，所述MOSFET单元结构和所述SBR单元结构按照1：N的个数比交替排列，N为大于1的整数，在交替排列的方向上各区域的N相同或变化。或者，所述MOSFET单元结构和所述SBR单元结构按照M：N的个数比交替排列，N为大于1的整数，M为大于1的整数，M和N相等或不相等，在交替排列的方向上各区域的N相同或变化，在交替排列的方向上各区域的M相同或变化。进一步的改进是，所述第一外延层形成于半导体衬底表面。进一步的改进是，所述半导体衬底为硅衬底，所述第一外延层为硅外延层，所述栅介质层为栅氧化层。进一步的改进是，各所述MOSFET单元结构的所述沟槽栅的所述栅极沟槽相连通且各所述MOSFET单元结构的所述沟槽栅的所述多晶硅栅连接。各所述SBR单元结构的所述沟槽栅的所述多晶硅栅和各所述MOSFET单元结构的所述沟槽栅的所述多晶硅栅不连接。进一步的改进是，在所述源区对应的所述接触孔的底部形成有第二导电类型重掺杂的体引出区，所述源区对应的所述接触孔通过所述体引出区和所述体区接触。进一步的改进是，所述半导体衬底具有第一导电类型重掺杂，所述漏区由减薄后的所述半导体衬底直接组成；或者所述漏区由在减薄后的所述半导体衬底中进行背面注入形成。进一步的改进是，所述沟槽栅功率MOSFET为N型器件，第一导电类型为N型，第二导电类型为P型；或者，所述沟槽栅功率MOSFET为P型器件，第一导电类型为P型，第二导电类型为N型。为解决上述技术问题，本专利技术提供的沟槽栅功率MOSFET的制造方法包括如下步骤：步骤一、提供第一导电类型的第一外延层，在所述第一外延层中形成多个沟槽栅，包括如下分步骤：步骤11、在所述第一外延层中形成多个栅极沟槽。步骤12、在所述栅极沟槽的底部表面和侧面形成栅介质层。步骤13、在形成有所述栅介质层的所述栅极沟槽中填充多晶硅形成多晶硅栅；所述沟槽栅包括由所述栅极沟槽、所述栅介质层和所述多晶硅栅组成的结构。步骤二、进行第二导电类型的阱注入在所述第一外延层中形成体区，所述多晶硅栅的深度大于所述体区的结深，被所述多晶硅栅侧面覆盖所述体区的表面用于形成沟道。步骤三、进行第一导电类型重掺杂的源注入在所述体区的顶部表面中形成源区。步骤四、形成层间膜，接触孔和正面金属层，所述接触孔穿过层间膜，对所述正面金属层进行图形化形成栅极和源极。沟槽栅功率MOSFET包括多个MOSFET单元结构和至少一个SBR单元结构，各所述MOSFET单元结构和所述SBR单元结构相并联。所述MOSFET单元结构的所述多晶硅栅的顶部通过接触孔连接到所述栅极，所述源区和所述体区的顶部通过接触孔连接到所述源极。所述SBR单元结构的本文档来自技高网...

【技术保护点】
1.一种沟槽栅功率MOSFET，其特征在于，包括多个沟槽栅；所述沟槽栅包括栅极沟槽，栅介质层和多晶硅栅，所述栅介质层形成于所述栅极沟槽的底部表面和侧面，所述多晶硅栅填充于所述沟槽栅中；所述栅极沟槽形成于第一导电类型的第一外延层中；第二导电类型的体区形成于第一外延层中，所述多晶硅栅的深度大于所述体区的结深，被所述多晶硅栅侧面覆盖所述体区的表面用于形成沟道；在所述体区的顶部表面中形成有第一导电类型重掺杂的源区；漏区由形成于所述第一外延层背面的第一导电类型重掺杂区组成；由位于所述体区和所述漏区之间的所述第一外延层组成漂移区；沟槽栅功率MOSFET包括多个MOSFET单元结构和至少一个SBR单元结构，各所述MOSFET单元结构和所述SBR单元结构相并联；所述MOSFET单元结构的所述多晶硅栅的顶部通过接触孔连接到由正面金属层组成的栅极，所述源区和所述体区的顶部通过接触孔连接到由正面金属层组成的源极；所述接触孔穿过层间膜，所述正面金属层形成于所述层间膜的表面；所述SBR单元结构的所述多晶硅栅、所述源区和所述体区的顶部通过接触孔连接到由正面金属层组成的源极；所述漏区的背面形成有由背面金属层组成的漏极，所述漏极为所述MOSFET单元结构和所述SBR单元结构共用。...

【技术特征摘要】
1.一种沟槽栅功率MOSFET，其特征在于，包括多个沟槽栅；所述沟槽栅包括栅极沟槽，栅介质层和多晶硅栅，所述栅介质层形成于所述栅极沟槽的底部表面和侧面，所述多晶硅栅填充于所述沟槽栅中；所述栅极沟槽形成于第一导电类型的第一外延层中；第二导电类型的体区形成于第一外延层中，所述多晶硅栅的深度大于所述体区的结深，被所述多晶硅栅侧面覆盖所述体区的表面用于形成沟道；在所述体区的顶部表面中形成有第一导电类型重掺杂的源区；漏区由形成于所述第一外延层背面的第一导电类型重掺杂区组成；由位于所述体区和所述漏区之间的所述第一外延层组成漂移区；沟槽栅功率MOSFET包括多个MOSFET单元结构和至少一个SBR单元结构，各所述MOSFET单元结构和所述SBR单元结构相并联；所述MOSFET单元结构的所述多晶硅栅的顶部通过接触孔连接到由正面金属层组成的栅极，所述源区和所述体区的顶部通过接触孔连接到由正面金属层组成的源极；所述接触孔穿过层间膜，所述正面金属层形成于所述层间膜的表面；所述SBR单元结构的所述多晶硅栅、所述源区和所述体区的顶部通过接触孔连接到由正面金属层组成的源极；所述漏区的背面形成有由背面金属层组成的漏极，所述漏极为所述MOSFET单元结构和所述SBR单元结构共用。2.如权利要求1所述的沟槽栅功率MOSFET，其特征在于：所述沟槽栅功率MOSFET中，所述MOSFET单元结构和所述SBR单元结构按照1：1的个数比交替排列；或者，所述MOSFET单元结构和所述SBR单元结构按照N：1的个数比交替排列，N为大于1的整数，在交替排列的方向上各区域的N相同或变化；或者，所述MOSFET单元结构和所述SBR单元结构按照1：N的个数比交替排列，N为大于1的整数，在交替排列的方向上各区域的N相同或变化；或者，所述MOSFET单元结构和所述SBR单元结构按照M：N的个数比交替排列，N为大于1的整数，M为大于1的整数，M和N相等或不相等，在交替排列的方向上各区域的N相同或变化，在交替排列的方向上各区域的M相同或变化。3.如权利要求1所述的沟槽栅功率MOSFET，其特征在于：所述第一外延层形成于半导体衬底表面。4.如权利要求3所述的沟槽栅功率MOSFET，其特征在于：所述半导体衬底为硅衬底，所述第一外延层为硅外延层，所述栅介质层为栅氧化层。5.如权利要求1所述的沟槽栅功率MOSFET，其特征在于：各所述MOSFET单元结构的所述沟槽栅的所述栅极沟槽相连通且各所述MOSFET单元结构的所述沟槽栅的所述多晶硅栅连接；各所述SBR单元结构的所述沟槽栅的所述多晶硅栅和各所述MOSFET单元结构的所述沟槽栅的所述多晶硅栅不连接。6.如权利要求1所述的沟槽栅功率MOSFET，其特征在于：在所述源区对应的所述接触孔的底部形成有第二导电类型重掺杂的体引出区，所述源区对应的所述接触孔通过所述体引出区和所述体区接触。7.如权利要求3所述的沟槽栅功率MOSFET，其特征在于：所述半导体衬底具有第一导电类型重掺杂，所述漏区由减薄后的所述半导体衬底直接组成；或者所述漏区由在减薄后的所述半导体衬底中进行背面注入形成。8.如权利要求1至7中任一权项所述的沟槽栅功率MOSFET，其特征在于：所述沟槽栅功率MOSFET为N型器件，第一导电类型为N型，第二导电类型为P型；或者，所述沟槽栅功率MOSFET为P型器件，第一导电类型为P型，第二导电类型为N型。9.一种沟槽栅功率MOSFET的制造方法，其特征在于，包括如下步骤：步骤一、提供第一导电类型的第一外延层，在...

【专利技术属性】
技术研发人员：颜树范，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31