半导体器件结构制造技术

本实用新型专利技术提供一种半导体器件结构，包括：第一掺杂类型的衬底；场氧化层，位于第一掺杂类型的衬底的上表面；多晶硅栅极，位于部分场氧化层的上表面；栅氧化层，位于多晶硅栅极的上表面及部分场氧化层的上表面；第二掺杂类型的衬底材料层，位于栅氧化层的上表面；第二掺杂类型的第一阱区，位于第二掺杂类型的衬底材料层内；阳极区域，位于第二掺杂类型的衬底材料层内；阴极区域，位于第二掺杂类型的衬底材料层内；第一掺杂类型的体区，位于第二掺杂类型的衬底材料层内。本实用新型专利技术的半导体器件结构不会出现栓锁效应，器件更容易关断，且不会影响其他器件的集成；同时，本实用新型专利技术的半导体器件结构具有成本低，制备工艺简单等优点。

Semiconductor Device Structure

The utility model provides a semiconductor device structure, which includes: a first doped type substrate; a field oxide layer, which is located on the upper surface of the first doped type substrate; a polycrystalline silicon gate, which is located on the upper surface of a partial field oxide layer; a gate oxide layer, which is located on the upper surface of a polycrystalline silicon gate and on the upper surface of a partial field oxide layer; and a second doped type substrate material layer, which is located on the gate oxidation layer. The first well region of the second doping type is located in the second doping type substrate layer; the anode region is located in the second doping type substrate layer; the cathode region is located in the second doping type substrate layer; and the body region of the first doping type is located in the second doping type substrate layer. The structure of the semiconductor device of the utility model does not have the blocking effect, and the device is easier to turn off, and does not affect the integration of other devices. At the same time, the structure of the semiconductor device of the utility model has the advantages of low cost and simple preparation process.

【技术实现步骤摘要】
半导体器件结构
本技术属于半导体
，特别是涉及一种半导体器件结构。
技术介绍
传统的各种横向绝缘栅场效应晶体管(LIGBT)一般利用双极载流子导电形成的电导调制效应来降低导通损耗，通常其损耗要比LDMOS(LateralDiffusedMOSFET，横向扩散金属氧化物半导体)至少小30％以上。然而，LIGBT存在固有的缺陷限制其应用和集成，这主要是因为无论哪种结构的体硅LIGBT，衬底电流均很大，使得器件极易栓锁，不易关断，而且内部控制电路易受到衬底注入电流的影响，导致功能异常。SOI(Silicon-On-Insulator，绝缘体上硅)技术虽然能够限制衬底电流，但SOI衬底价格昂贵，且具有自热效应，仍然会限制其应用。
技术实现思路
鉴于以上所述现有技术的缺点，本技术的目的在于提供一种半导体器件结构，用于解决现有技术中的横向绝缘栅场效应晶体管由于衬底电流较大，使得器件极易栓锁，不易关断，内部控制电路易受到衬底注入电流的影响，从而导致器件功能异常等问题。为实现上述目的及其他相关目的，本技术提供一种半导体器件结构，所述半导体器件结构包括：第一掺杂类型的衬底；场氧化层，位于所述第一掺杂类型的衬底的上表面；多晶硅栅极，位于部分所述场氧化层的上表面；栅氧化层，位于所述多晶硅栅极的上表面及部分所述场氧化层的上表面；第二掺杂类型的衬底材料层，位于所述栅氧化层的上表面；第二掺杂类型的第一阱区，位于所述第二掺杂类型的衬底材料层内；阳极区域，位于所述第二掺杂类型的衬底材料层内，且位于所述第二掺杂类型的第一阱区的一侧；所述阳极区域沿长度方向包括若干个交替排布的第一掺杂类型的第一掺杂区域及第二掺杂类型的第一掺杂区域；阴极区域，位于所述第二掺杂类型的衬底材料层内，且位于所述第二掺杂类型的第一阱区背离所述阳极区域的一侧；所述阴极区域沿长度方向包括若干个交替排布的第一掺杂类型的第二掺杂区域及第二掺杂类型的第二掺杂区域；第一掺杂类型的体区，位于所述第二掺杂类型的衬底材料层内，且位于所述阴极区域与所述第二掺杂类型的第一阱区之间。作为本技术的半导体器件结构的一种优选方案，所述半导体器件结构还包括第一掺杂类型的重掺杂区域，所述第一掺杂类型的重掺杂区域位于所述第一掺杂类型的衬底内。作为本技术的半导体器件结构的一种优选方案，所述半导体器件结构还包括；介质层，位于所述第二掺杂类型的衬底材料层的上表面及裸露的所述场氧化层的上表面；阳极电极，位于所述介质层内及所述介质层表面，且与所述阳极区域相接触；阴极电极，位于所述介质层内及所述介质层表面，且与所述阴极区域及所述第一掺杂类型的重掺杂区域相接触。作为本技术的半导体器件结构的一种优选方案，所述阳极区域内，所述第一掺杂类型的第一掺杂区域的长度大于所述第二掺杂类型的第一掺杂区域的长度。作为本技术的半导体器件结构的一种优选方案，所述第一掺杂类型的第一掺杂区域的长度大于等于1μm且小于等于500μm，所述第二掺杂类型的第一掺杂区域的长度大于0μm且小于等于100μm。作为本技术的半导体器件结构的一种优选方案，所述场氧化层的厚度为1000埃～20000埃；所述栅氧化层的厚度为100埃～3000埃。作为本技术的半导体器件结构的一种优选方案，所述半导体器件结构还包括：第二掺杂类型的第二阱区，位于所述第一掺杂类型的衬底内；漏极，位于所述第二掺杂类型的第二阱区内，且与所述阳极区域短接；第一掺杂类型的阱区，位于所述第一掺杂类型的衬底内，且位于所述第二掺杂类型的第二阱区背离所述漏极的一侧；源极，位于所述第一掺杂类型的阱区内，且与所述阴极区域短接。作为本技术的半导体器件结构的一种优选方案，所述半导体器件结构还包括第一掺杂类型的埋层，所述第一掺杂类型的埋层位于所述第二掺杂类型的第二阱区内，且位于所述源极与所述漏极之间。作为本技术的半导体器件结构的一种优选方案，所述半导体器件结构包括N层所述第一掺杂类型的埋层，N层所述第一掺杂类型的埋层沿所述第二掺杂类型的第二阱区的深度方向平行间隔排布；所述第二掺杂类型的第二阱区内的掺杂类型离子的剂量为所述第一掺杂类型的埋层内掺杂离子的剂量的N+1倍，其中，N为大于等于2的整数。作为本技术的一种优选方案，相邻各层所述第一掺杂类型的埋层之间的间距相等。作为本技术的半导体器件结构的一种优选方案，相邻各层所述第一掺杂类型的埋层之间的间距不等。作为本技术的半导体器件结构的一种优选方案，所述第一掺杂类型的埋层内第一掺杂离子的总剂量与所述第二掺杂类型的第一阱区内的第二掺杂离子的剂量及所述第二掺杂类型的第二阱区内第二掺杂类型离子的剂量相同。作为本技术的一种优选方案，所述第一掺杂类型的埋层沿自所述源极至所述漏极的方向分割为多段子埋层，相邻两段所述子埋层之间具有间距。如上所述，本技术的半导体器件结构，具有以下有益效果：本技术的半导体器件结构通过在第一掺杂类型的衬底上的氧化层上垫积形成第二掺杂类型的衬底材料层，LIGBT形成于第二掺杂类型的衬底材料层内，由于第二掺杂类型的衬底材料层与第一掺杂类型的衬底之间有氧化层阻挡，半导体器件结构工作时，衬底电流无法注入到第一掺杂类型的衬底内，不会出现栓锁效应，器件更容易关断，且不会影响其他器件的集成；同时，本技术的半导体器件结构具有成本低，制备工艺简单等优点；本技术的半导体器件结构中第一掺杂类型的衬底内还可以制作有各种器件结构，譬如横向降低表面电场的LDMOS，在同样面积下，可以大幅提升电流能力，降低导通损耗。附图说明图1显示为本技术实施例一中提供的半导体器件结构的截面结构示意图。图2显示为本技术实施例一中提供的半导体器件结构工作时的开态特性曲线图，其中，曲线①为LDMOS的开态特性曲线，曲线②为本技术的半导体器件结构的开态特性曲线，曲线③为LIGBT的开态特性曲线。图3显示为本技术实施例二中提供的半导体器件结构的制备方法的流程图。图4显示为本技术实施例二中提供的半导体器件结构的制备方法中步骤1)所得结构的截面结构示意图。图5显示为本技术实施例二中提供的半导体器件结构的制备方法中步骤2)所得结构的截面结构示意图。图6显示为本技术实施例二中提供的半导体器件结构的制备方法中步骤3)所得结构的截面结构示意图。图7显示为本技术实施例二中提供的半导体器件结构的制备方法中步骤4)所得结构的截面结构示意图。图8显示为本技术实施例二中提供的半导体器件结构的制备方法中步骤5)所得结构的截面结构示意图。图9显示为本技术实施例二中提供的半导体器件结构的制备方法中步骤6)所得结构的截面结构示意图。图10显示为本技术实施例二中提供的半导体器件结构的制备方法中步骤7)所得结构的截面结构示意图。图11显示为图10的俯视结构示意图。图12显示为本技术实施例二中提供的半导体器件结构的制备方法中步骤8)所得结构的截面结构示意图。图13显示为本技术实施例二中提供的半导体器件结构的制备方法中步骤9)所得结构的截面结构示意图。图14显示为本技术实施例二中提供的半导体器件结构的制备方法中步骤10)所得结构的截面结构示意图。图15至图18显示为本技术实施例三中提供的不本文档来自技高网...

【技术保护点】
1.一种半导体器件结构，其特征在于，所述半导体器件结构包括：第一掺杂类型的衬底；场氧化层，位于所述第一掺杂类型的衬底的上表面；多晶硅栅极，位于部分所述场氧化层的上表面；栅氧化层，位于所述多晶硅栅极的上表面及部分所述场氧化层的上表面；第二掺杂类型的衬底材料层，位于所述栅氧化层的上表面；第二掺杂类型的第一阱区，位于所述第二掺杂类型的衬底材料层内；阳极区域，位于所述第二掺杂类型的衬底材料层内，且位于所述第二掺杂类型的第一阱区的一侧；所述阳极区域沿长度方向包括若干个交替排布的第一掺杂类型的第一掺杂区域及第二掺杂类型的第一掺杂区域；阴极区域，位于所述第二掺杂类型的衬底材料层内，且位于所述第二掺杂类型的第一阱区背离所述阳极区域的一侧；所述阴极区域沿长度方向包括若干个交替排布的第一掺杂类型的第二掺杂区域及第二掺杂类型的第二掺杂区域；第一掺杂类型的体区，位于所述第二掺杂类型的衬底材料层内，且位于所述阴极区域与所述第二掺杂类型的第一阱区之间。

【技术特征摘要】
1.一种半导体器件结构，其特征在于，所述半导体器件结构包括：第一掺杂类型的衬底；场氧化层，位于所述第一掺杂类型的衬底的上表面；多晶硅栅极，位于部分所述场氧化层的上表面；栅氧化层，位于所述多晶硅栅极的上表面及部分所述场氧化层的上表面；第二掺杂类型的衬底材料层，位于所述栅氧化层的上表面；第二掺杂类型的第一阱区，位于所述第二掺杂类型的衬底材料层内；阳极区域，位于所述第二掺杂类型的衬底材料层内，且位于所述第二掺杂类型的第一阱区的一侧；所述阳极区域沿长度方向包括若干个交替排布的第一掺杂类型的第一掺杂区域及第二掺杂类型的第一掺杂区域；阴极区域，位于所述第二掺杂类型的衬底材料层内，且位于所述第二掺杂类型的第一阱区背离所述阳极区域的一侧；所述阴极区域沿长度方向包括若干个交替排布的第一掺杂类型的第二掺杂区域及第二掺杂类型的第二掺杂区域；第一掺杂类型的体区，位于所述第二掺杂类型的衬底材料层内，且位于所述阴极区域与所述第二掺杂类型的第一阱区之间。2.根据权利要求1所述的半导体器件结构，其特征在于：所述半导体器件结构还包括第一掺杂类型的重掺杂区域，所述第一掺杂类型的重掺杂区域位于所述第一掺杂类型的衬底内。3.根据权利要求2所述的半导体器件结构，其特征在于：所述半导体器件结构还包括；介质层，位于所述第二掺杂类型的衬底材料层的上表面及裸露的所述场氧化层的上表面；阳极电极，位于所述介质层内及所述介质层表面，且与所述阳极区域相接触；阴极电极，位于所述介质层内及所述介质层表面，且与所述阴极区域及所述第一掺杂类型的重掺杂区域相接触。4.根据权利要求1所述的半导体器件结构，其特征在于：所述阳极区域内，所述第一掺杂类型的第一掺杂区域的长度大于所述第二掺杂类型的第一掺杂区域的长度。5.根据权利要求4所述的半导体器件结构，其特征在于：所述第一掺杂类型的第一掺杂区域的长度大于等于1μm且小于等于500μm，所述第二掺杂类型的...

【专利技术属性】
技术研发人员：毛焜，雷天飞，
申请(专利权)人：上海晶丰明源半导体股份有限公司，
类型：新型
国别省市：上海,31