异质半导体结构及其制造方法技术

本发明专利技术涉及一种异质半导体结构及其制造方法。该异质半导体结构包括第一集成电路和第二集成电路，第二集成电路是光子集成电路。该异质半导体结构可以通过以倒装芯片的方式将多层源管芯接合到第一集成电路、去除源管芯的衬底、以及使用蚀刻和/或沉积工艺在源管芯上制造一个或更多个部件以形成第二集成电路来制造。第二集成电路可以包括由立方相镓氮化物化合物制成的部件，并且被配置为在短于450nm的波长下工作。

Heterogeneous Semiconductor Structures and Their Manufacturing Methods

The invention relates to a heterogeneous semiconductor structure and a manufacturing method thereof. The heterostructure consists of a first integrated circuit and a second integrated circuit, the second integrated circuit being a photonic integrated circuit. The heterogeneous semiconductor structure can be fabricated by bonding the multilayer source core to the first integrated circuit by flip chip, removing the substrate of the source core, and fabricating one or more components on the source core using etching and/or deposition processes to form a second integrated circuit. The second integrated circuit may comprise components made of cubic gallium nitride compounds and be configured to operate at wavelengths less than 450 nm.

【技术实现步骤摘要】
异质半导体结构及其制造方法
根据本专利技术的实施方式的一个或更多个方面涉及集成电路，更具体地，涉及结合光学和电学功能的异质集成电路(heterogeneousintegratedcircuit)。
技术介绍
在过去的二十年中，研究人员已经开发出了晶体管的光子等效物，甚至已经能够构建全光逻辑电路。这些器件甚至可以制造得比现有的硅晶体管等效物快得多。然而，光子器件的功率要求及其尺寸目前比晶体管等效物高许多个数量级。这种光子器件的功耗会限制它们可实现的集成密度。因此，需要提供光学功能的改善的集成电路结构。
技术实现思路
本公开的实施方式的方面涉及一种异质半导体结构，其包括第一集成电路和第二集成电路，第二集成电路是光子集成电路。该异质半导体结构可以通过以倒装芯片的方式将多层源管芯接合到第一集成电路、去除源管芯的衬底、以及使用蚀刻和/或沉积工艺在源管芯上制造一个或更多个部件以形成第二集成电路来制造。第二集成电路可以包括由立方相镓氮化物化合物制成的部件，并且被配置为在短于450nm的波长下工作。根据本专利技术的一实施方式，提供了一种异质半导体结构，其包括具有硅衬底的第一集成电路、在第一集成电路上的接合层、以及在接合层上的第二集成电路，第二集成电路包括立方相镓氮化物化合物作为主要成分。在一个实施方式中，第二集成电路的总厚度小于2微米。在一个实施方式中，第二集成电路包括在接合层上的无源波导。在一个实施方式中，对于最低阶横磁模，无源波导具有小于500nm的截止波长。在一个实施方式中，无源波导具有大于30nm且小于80nm的宽度。在一个实施方式中，无源波导具有大于20nm且小于50nm的厚度。在一个实施方式中，无源波导包括在接合层上具有第一掺杂浓度的第一层n掺杂AlGaN、以及在第一层n掺杂AlGaN上具有第二掺杂浓度的第二层n掺杂AlGaN，第二掺杂浓度大于第一掺杂浓度。在一个实施方式中，该结构包括在接合层上的有源器件。在一个实施方式中，有源器件包括第一层n掺杂AlGaN、第二层n掺杂AlGaN、由本征AlGaN组成的第一阻挡层、由本征AlGaN组成的量子阱层、由本征AlGaN组成的第二阻挡层、以及p掺杂AlGaN层。在一个实施方式中，量子阱层具有小于5nm的厚度。在一个实施方式中，第一阻挡层和第二阻挡层的每个具有小于10nm的厚度。在一个实施方式中，有源器件被配置为作为从由光学增益元件、调制器和探测器组成的组中选择的部件工作。根据本专利技术的一实施方式，提供了一种制造异质半导体结构的方法，该方法包括：将源管芯接合到目标晶片，源管芯包括GaAs衬底和在GaAs衬底上的第一多个层，所述接合包括将源管芯接合到目标晶片使得第一多个层面向目标晶片，第一多个层的每个包括立方相镓氮化物化合物作为主要成分；以及去除GaAs衬底。在一个实施方式中，第一多个层具有小于2微米的总厚度。在一个实施方式中，该方法包括蚀刻有源器件顶部层以形成有源器件的第一部分。在一个实施方式中，该方法包括：图案化并蚀刻光子波导层，以形成无源波导、有源器件的第二部分，第二部分具有接触垫表面；以及在接触垫表面上形成金属阴极接触。在一个实施方式中，无源波导具有大于30nm且小于80nm的宽度以及大于20nm且小于50nm的厚度。在一个实施方式中，有源器件包括：具有第一掺杂浓度的第一层n掺杂AlGaN；具有第二掺杂浓度的第二层n掺杂AlGaN，第二掺杂浓度大于第一掺杂浓度；由本征AlGaN组成的第一阻挡层；由本征AlGaN组成的量子阱层；由本征AlGaN组成的第二阻挡层；以及p掺杂AlGaN层。在一个实施方式中，量子阱层具有小于5nm的厚度，第一阻挡层和第二阻挡层的每个具有小于10nm的厚度。根据本专利技术的一实施方式，提供了一种异质半导体结构，其包括具有硅衬底的第一集成电路、在第一集成电路上的接合层、以及在接合层上的第二集成电路，第二集成电路具有小于500nm的总厚度。附图说明本专利技术的这些及另外的特征和优点将参照说明书、权利要求和附图被领会和理解，其中：图1A是根据本专利技术的一实施方式的源晶片的示意图；图1B是根据本专利技术的一实施方式的源晶片的示意图；图1C是根据本专利技术的一实施方式的源晶片的示意图；图2A是根据本专利技术的一实施方式的源管芯的一部分的示意图；图2B是显示根据本专利技术的一实施方式的层特性的表格；图3是根据本专利技术的一实施方式的设计和制造流程图；图4A是根据本专利技术的一实施方式异质半导体结构的制造中的中间产品的一部分的示意图；图4B是根据本专利技术的一实施方式异质半导体结构的制造中的中间产品的一部分的示意图；图4C是根据本专利技术的一实施方式异质半导体结构的制造中的中间产品的一部分的示意图；图4D是根据本专利技术的一实施方式异质半导体结构的制造中的中间产品的一部分的示意图；图4E是根据本专利技术的一实施方式异质半导体结构的制造中的中间产品的一部分的示意图；图4F是根据本专利技术的一实施方式异质半导体结构的制造中的中间产品的一部分的示意图；图4G是根据本专利技术的一实施方式异质半导体结构的制造中的中间产品的一部分的示意图；图4H是根据本专利技术的一实施方式异质半导体结构的制造中的中间产品的一部分的示意图；图4I是根据本专利技术的一实施方式异质半导体结构的制造中的中间产品的一部分的示意图；图4J是根据本专利技术的一实施方式异质半导体结构的制造中的中间产品的一部分的示意图；图4K是根据本专利技术的一实施方式异质半导体结构的制造中的中间产品的一部分的示意图；图4L是根据本专利技术的一实施方式异质半导体结构的制造中的中间产品的一部分的示意图；图4M是根据本专利技术的一实施方式异质半导体结构的制造中的中间产品的一部分的示意图；图4N是根据本专利技术的一实施方式异质半导体结构的制造中的中间产品的一部分的示意图；以及图4O是根据本专利技术的一实施方式异质半导体结构的一部分的示意图。具体实施方式以下结合附图阐明的详细描述旨在作为对根据本专利技术提供的用于短波长的异质集成电路的示例性实施方式的描述，不旨在表示可构造或利用本专利技术的唯一形式。该描述结合示出的实施方式阐明了本专利技术的特征。然而，将理解，相同或等同的功能和结构可以通过不同的实施方式来实现，这些不同的实施方式也旨在被涵盖在本专利技术的精神和范围内。如这里其它地方所表示地，同样的元件编号旨在表示同样的元件或特征。在光子集成电路中，光波导和有源元件的尺寸可以缩放到工作波长，例如，如果波长相应地减小，则较小的部件可以具备可接受的性能。使用较小的部件可以反过来增加可实现的集成密度。诸如III-氮化物的某些材料能够以比在例如硅基光子集成电路的其它光子集成电路中短得多的波长产生和检测光。AlGaN和GaN材料允许在短至200nm的波长下工作。这可以使有源元件的直径减小到100nm或更小，并且使波导窄至50nm并且薄至10nm。在一些实施方式中，尺寸被选择使得，在工作波长范围内，最低阶横电模(TE00模)能够传播并且最低阶横磁模(TM00模)被截止。例如，对于最低阶横磁模，波导可以具有小于500nm的截止波长。有源器件的尺寸可以略大，并且最低阶横磁模可以在有源器件内不被截止。这些波导能够以几微安或更小的驱动电流传输高达10cm的信号。用于形成异质半导体结构的一部分的晶片(或“源晶片”)可以通过使用外延在GaAs衬底本文档来自技高网...

【技术保护点】
1.一种异质半导体结构，包括：具有硅衬底的第一集成电路；在所述第一集成电路上的接合层；以及在所述接合层上的第二集成电路，所述第二集成电路包括立方相镓氮化物化合物作为主要成分。

【技术特征摘要】
2017.11.16 US 62/587,197;2018.02.22 US 15/902,7531.一种异质半导体结构，包括：具有硅衬底的第一集成电路；在所述第一集成电路上的接合层；以及在所述接合层上的第二集成电路，所述第二集成电路包括立方相镓氮化物化合物作为主要成分。2.根据权利要求1所述的结构，其中所述第二集成电路的总厚度小于2微米。3.根据权利要求1所述的结构，其中所述第二集成电路包括在所述接合层上的无源波导。4.根据权利要求3所述的结构，其中对于最低阶横磁模，所述无源波导具有小于500nm的截止波长。5.根据权利要求3所述的结构，其中所述无源波导具有大于30nm且小于80nm的宽度。6.根据权利要求3所述的结构，其中所述无源波导具有大于20nm且小于50nm的厚度。7.根据权利要求3所述的结构，其中所述无源波导包括：在所述接合层上具有第一掺杂浓度的第一层n掺杂AlGaN；以及在所述第一层n掺杂AlGaN上具有第二掺杂浓度的第二层n掺杂AlGaN，所述第二掺杂浓度大于所述第一掺杂浓度。8.根据权利要求7所述的结构，还包括在所述接合层上的有源器件。9.根据权利要求8所述的结构，其中所述有源器件包括：所述第一层n掺杂AlGaN；所述第二层n掺杂AlGaN；由本征AlGaN组成的第一阻挡层；由本征AlGaN组成的量子阱层；由本征AlGaN组成的第二阻挡层；以及p掺杂AlGaN层。10.根据权利要求9所述的结构，其中所述量子阱层具有小于5nm的厚度。11.根据权利要求9所述的结构，其中所述第一阻挡层和所述第二阻挡层的每个具有小于10nm的厚度。12.根据权利要求9所述的结构，其中所述有...

【专利技术属性】
技术研发人员：D卡罗瑟斯，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR