集成电路器件鳍、集成电路及其形成方法技术

本文提供了集成电路的实例以及用于形成该集成电路的方法。在一些实例中，一种方法包括接收衬底，该衬底包括：在衬底的其余部分上方延伸的多个鳍；第一区域，包括含有多个鳍的第一子集的第一防护区域；以及第二区域，包括含有多个鳍的第二子集的第二防护区域。第一区域具有第一性能特征，并且第二区域具有与第一性能特征不同的第二性能特征。基于第一性能特征，将多个鳍的第一子集凹陷至第一高度，并且基于第二性能特征，将多个鳍的第二子集凹陷至小于第一高度的第二高度。

Fins and Integrated Circuits of Integrated Circuit Devices and Their Formation Method

An example of an integrated circuit and a method for forming the integrated circuit are given in this paper. In some instances, a method includes receiving a substrate comprising: a plurality of fins extending over the rest of the substrate; a first region comprising a first protection region containing a first subset of multiple fins; and a second region comprising a second protection region comprising a second subset of multiple fins. The first region has the first performance characteristic, and the second region has the second performance characteristic different from the first performance characteristic. Based on the first performance characteristics, the first subset of multiple fins is depressed to the first height, and the second subset of multiple fins is depressed to the second height less than the first height based on the second performance characteristics.

【技术实现步骤摘要】
集成电路器件鳍、集成电路及其形成方法
本专利技术的实施例一般地涉及半导体
，更具体地，涉及集成电路器件鳍、集成电路及其形成方法。
技术介绍
半导体集成电路(IC)工业经历了快速增长。在IC演进的过程中，功能密度(即，每芯片面积的互连器件的数量)已经普遍增加，而几何尺寸(即，可以使用制造工艺创建的最小组件(或线))已经减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。然而，这种按比例缩小也伴随着设计和制造包含这些IC的器件的复杂性的增加。制造业的平行进步已经允许以精确和可靠的方式来制造越来越复杂的设计。例如，制造方面的进步已经能够制造三维设计，例如鳍式场效应晶体管(FinFET)。FinFET可以被设想为从衬底凸出并进入栅极的典型平面型器件。示例性FinFET被制造为具有从衬底向上延伸的薄“鳍”(或鳍结构)。FET的沟道区形成在该垂直鳍中，并且栅极设置在鳍的沟道区上方(例如，包裹在鳍的沟道区周围)。在鳍周围包裹栅极增加了沟道区与栅极之间的接触面积，并允许栅极从多个侧面控制沟道。这可以通过多种方式加以利用，并且在一些应用中，FinFET提供减少的短沟道效应、减少的泄露和更高的电流。换句话说，它们可能比平面型器件更快、更小、以及更高效。
技术实现思路
根据本专利技术的一方面提供了一种用于形成集成电路的方法，包括：接收衬底，所述衬底包括：多个鳍，在所述衬底的其余部分上方延伸；第一区域，包括第一防护区域，所述第一防护区域包括所述多个鳍的第一子集；以及第二区域，包括第二防护区域，所述第二防护区域包括所述多个鳍的第二子集；其中，所述第一区域具有第一性能特征；以及其中，所述第二区域具有不同于所述第一性能特征的第二性能特征；基于所述第一性能特征，将所述多个鳍的第一子集凹陷至第一高度；以及基于所述第二性能特征，将所述多个鳍的第二子集凹陷至小于所述第一高度的第二高度。根据本专利技术的另一方面，提供了一种用于形成集成电路的方法，包括：接收工件，所述工件包括：衬底；硬掩模层，设置在所述衬底上；和图案化层，设置在所述硬掩模层上，使得所述图案化层暴露所述硬掩模层的第一部分和第二部分；蚀刻所述硬掩模层的第一部分和第二部分，使得所述蚀刻对位于所述硬掩模层的第一部分下面的所述衬底的第一部分进行蚀刻，而不显著蚀刻位于所述硬掩模层的第二部分下面的衬底的第二部分；以及蚀刻所述衬底以限定多个鳍，使得邻近所述多个鳍中的鳍的第一沟槽延伸的深度大于邻近所述鳍的第二沟槽的深度。根据本专利技术的又一方面，提供了一种集成电路，包括：衬底，所述衬底包括：多个鳍，在所述衬底的其余部分上方延伸；第一区域，具有无鳍的第一保护环区域和设置为邻近所述第一保护环区域的第一防护区域；以及第二区域，具有无鳍的第二保护环区域和设置为邻近所述第二保护环区域的第二防护区域，其中，所述第一防护区域内的衬底的最顶部表面在所述第二防护区域内的衬底的最顶部表面之上延伸。附图说明当结合附图进行阅读时，从以下详细描述可最佳地理解本专利技术。应该注意，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1A和图1B是根据本专利技术的实施例的制造工件的方法的流程图。图2至图20是根据本专利技术的实施例的在制造方法中的各个点处沿着沟道区的工件的截面图。图21A是根据本专利技术的实施例的沿着沟道区的工件的放大截面图。图21B是根据本专利技术的实施例的沿着鳍的纵向长度的工件的放大截面图。具体实施方式以下公开内容提供了用于实现本专利技术的不同特征的许多不同实施例或实例。下面描述了组件和布置的特定实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括以直接接触的方式形成第一部件和第二部件的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身并不指示超出所述范围的各个实施例和/或配置之间的关系。此外，在以下公开内容中一个部件形成在另一部件上、连接至和/或耦合至另一部件可以包括其中以直接接触的方式形成部件的实施例，并且也可以包括其中额外的部件形成为插入部件之间，使得部件可以不直接接触的实施例。此外，使用诸如“下部”、“上部”、“水平”、“垂直”、“在...之上”、“上方”、“在...之下”、“下方”、“向上”、“向下”、“顶部”、“底部”等及其衍生词(例如，“水平地”、“向下地”、“向上地”等)的空间相对术语来简化本专利技术的一个部件与另一部件的关系。空间相对术语旨在覆盖包括部件的器件的不同取向。集成电路可以包括制造在衬底上的多个不同的有源和无源器件。这些集成电路器件可以包括平面型器件和/或非平面型器件。FinFET是非平面型器件的实例，并且在延伸到衬底其余部分之上的鳍上形成该FinFET。单个电路可以包括数百万或数十亿的FinFET和其他基于鳍的器件，并且每个器件均可以具有调整到其特定作用的电参数组(例如，驱动强度、阈值电压、开关频率等)。本专利技术的一些实例提供具有变化结构的鳍组，以用于制造具有不同电参数的多个基于鳍的器件。在一个这样的实例中，一些鳍在鳍之间具有更深的沟槽。由于鳍之间的沟槽可以填充有介电材料以形成隔离部件，所以较深的沟槽可以减小形成在相应鳍上的器件的泄漏电流。这些鳍可以被保留用于形成相对较高的功率器件。本专利技术的一些实例基于鳍和/或待形成在其上的器件的特性提供围绕形成器件的鳍的不同类型的隔离区域。在一个这样的实例中，隔离区域包括基本上没有鳍的保护环区域和包含一些残留鳍的防护区域。防护区域中的鳍可能比用于形成电路器件的鳍短。在该实例中，工件包括第一类型的隔离区域，该第一类型的隔离区域具有第一类型的防护区域，该第一类型的防护区域包含在保护环之上延伸的残留鳍以防止相邻功能鳍中的热弯曲和其他不规则性。这种防护区域可以用在具有高器件密度的工件的部分中。该工件还包括第二类型的防护区域，该第二类型的防护区域包含不延伸到保护环的顶面之上的残留鳍。该更深的防护区域可以增加电隔离并减少泄漏。这种防护区域可以用在包括高功率器件的工件的部分中。通过提供适合于要在其上形成的器件的性能特征的鳍和隔离区域，这些实例可以提供改进的器件性能和可靠性。然而，除非另有说明，否则不需要任何实施例来提供任何特定的优点。本专利技术的技术可以用于形成具有变化结构的多个鳍以用于形成具有不同性能属性的基于鳍的器件，从而实施集成电路中的不同作用。参考图1A至图21B描述FinFET的实例及其形成方法。在这方面，图1A和图1B是根据本专利技术的实施例的制造工件200的方法100的流程图。可以在方法100之前、期间和之后提供额外的步骤，并且对于方法100的其他实施例可以替换或去除所描述的一些步骤。图2至图20是根据本专利技术的实施例的方法100中的各个点处沿着沟道区的工件200的截面图。图21A是根据本专利技术的实施例的沿着沟道区的工件200的放大截面图。图21B是根据本专利技术的实施例的沿着鳍的纵向长度的工件200的放大截面图。为了清楚起见并且为了更好地说明本专利技术的概念，已经简化了图2至本文档来自技高网...

【技术保护点】
1.一种用于形成集成电路的方法，包括：接收衬底，所述衬底包括：多个鳍，在所述衬底的其余部分上方延伸；第一区域，包括第一防护区域，所述第一防护区域包括所述多个鳍的第一子集；以及第二区域，包括第二防护区域，所述第二防护区域包括所述多个鳍的第二子集；其中，所述第一区域具有第一性能特征；以及其中，所述第二区域具有不同于所述第一性能特征的第二性能特征；基于所述第一性能特征，将所述多个鳍的第一子集凹陷至第一高度；以及基于所述第二性能特征，将所述多个鳍的第二子集凹陷至小于所述第一高度的第二高度。

【技术特征摘要】
2017.11.15 US 62/586,398;2018.01.31 US 15/885,0361.一种用于形成集成电路的方法，包括：接收衬底，所述衬底包括：多个鳍，在所述衬底的其余部分上方延伸；第一区域，包括第一防护区域，所述第一防护区域包括所述多个鳍的第一子集；以及第二区域，包括第二防护区域，所述第二防护区域包括所述多个鳍的第二子集；其中，所述第一区域具有第一性能特征；以及其中，所述第二区域具有不同于所述第一性能特征的第二性能特征；基于所述第一性能特征，将所述多个鳍的第一子集凹陷至第一高度；以及基于所述第二性能特征，将所述多个鳍的第二子集凹陷至小于所述第一高度的第二高度。2.根据权利要求1所述的用于形成集成电路的方法，其中，所述衬底的第一区域还包括没有鳍的第一保护环区域，并且，所述第一子集中的每个鳍均在所述第一保护环区域中的衬底的顶面之上延伸。3.根据权利要求2所述的用于形成集成电路的方法，其中，所述第一子集中的每个鳍均在所述第一保护环区域中的衬底的顶面之上延伸至之间。4.根据权利要求2所述的用于形成集成电路的方法，其中，所述第一防护区域中的衬底的整个顶面位于所述第一保护环区域中的衬底的顶面处或上方。5.根据权利要求2所述的用于形成集成电路的方法，其中，所述衬底的第二区域还包括没有鳍的第二保护环区域，并且所述第二子集中的每个鳍均凹陷至所述第二保护...

【专利技术属性】
技术研发人员：张哲诚，林志翰，洪暐强，黄伟豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71