一种防御硬件木马的集成电路及其加密方法技术

本发明专利技术涉及一种防御硬件木马的集成电路及其加密方法，包括利用逻辑加密电路获取第一集成电路；根据所述第一集成电路的汉明距离获取第二集成电路；根据所述第二集成电路的汉明距离获取第三集成电路；根据所述第一集成电路的汉明距离和所述第二集成电路的汉明距离，获取第三集成电路；根据所述第三集成电路的迭代次数与预定迭代次数，获取第四集成电路。本发明专利技术的加密方法能够同时给原始电路的内部节点以及功能输出提供足够的保护，进而有效地抵御硬件木马、侵权、盗版等攻击行为的威胁，并且时序、面积和功耗开销较低。

An Integrated Circuit for Defending Hardware Trojan Horse and Its Encryption Method

【技术实现步骤摘要】
一种防御硬件木马的集成电路及其加密方法
本专利技术属于集成电路
，具体涉及一种防御硬件木马的集成电路及其加密方法。
技术介绍
集成电路(integratedcircuit)是一种微型电子器件或部件。集成电路具有体积小、重量轻、引出线和焊接点少、寿命长、可靠性高、性能好等优点，同时其成本低，便于大规模生产。它不仅在工、民用电子设备(如收录机、电视机、计算机)等方面得到广泛的应用，同时在军事、通讯、遥控等方面也得到广泛的应用。在集成电路产业刚起步的时候，由于设计规模较小，工艺技术较为简单，设计和制造周期较长，成本较低，集成电路制造厂商有能力实现从设计到制造到测试到封装的全部流程。随着集成电路产业的快速发展，以及产品从设计到上市时间的不断压缩，集成电路制造厂商依靠自身完成上述全部流程已变得不切实际，再加之SOC(SystemonChip，片上系统)的提出和全球化的趋势不可阻挡，因而集成电路产业逐渐形成了设计、制造、测试和封装各个环节分开并独立完成的产业模式。随着这一趋势的不断加剧，不可信的第三方代工厂和系统集成商使得集成电路的安全面临着愈发严重的威胁。例如，不可信的第三方代工厂可以将具有恶意功能的硬件电路在设计者不知情的情况下植入到集成电路中，这种具有恶意功能的硬件电路被称为硬件木马。硬件木马可以实施多种多样的攻击行为，包括破坏集成电路的正常功能、降低集成电路的性能、泄露敏感信息等。不可信的系统集成商可以在未经授权的情况下使用某一IP(IntelligenceProperty，知识产权)核，或者复制该IP核进行非法的传播或销售，这些盗版和侵权行为严重损害了集成电路设计者的利益。为了抵御这些威胁，研究人员提出了几种依靠改善集成电路的设计流程以提高自身安全性的方法，统称为硬件可信设计方法。与被动地检测硬件木马、盗版、侵权等攻击行为的方法不同，硬件可信设计方法采用了一种更为积极的方式——改变电路结构，所以集成电路的设计流程在强调安全性的要求下需要做一些调整。第一种方法为冯建华等人提出了一种基于模糊处理的抗硬件木马电路设计方法，该方法主要包括两个部分：第一部分是一个有限状态机；第二部分是修改了触发器结构的原始电路，即通过一个选择器使得触发器的输出有正确和错误两种可能的值，而选择器的选择信号由第一部分中的有限状态机控制。在不知道正确密钥的情况下，有限状态机通过控制触发器的输出来完成对原始设计的模糊处理，使得攻击者无法获得原始设计的准确信息，进而硬件木马攻击失效。第二种方法为JeyavijayanRajendran等人将逻辑加密与集成电路测试中的故障分析联系起来，提出了基于故障分析的逻辑加密技术。这种技术使设计者能够可控地保护集成电路的功能输出。具体而言，当攻击者无法提供正确的密钥时，该技术基于故障激活、故障传播和故障屏蔽原理使得加密设计错误的功能输出与正确的功能输出之间的汉明距离达到理想的50％。但是，第一种方法的模糊处理的效果很大程度上取决于触发器的数量以及位置，因而无法保证对内部节点以及功能输出提供足够的保护，并且目前针对模糊处理和逻辑加密已经出现了多种破解密钥的攻击手段，该方法由于未对正确密钥提供足够的保护因而容易被攻击者破解；第二种方法为了保证逻辑加密的质量，需要往原始电路中插入足够多的密钥门，进而引入了过大的时序、面积和功耗开销，且针对已有的破解密钥的攻击手段，该方法并没有采取足够的保护措施因而容易被攻击者破解。
技术实现思路
为了解决现有技术中存在的上述问题，本专利技术提供了一种防御硬件木马的集成电路及其加密方法。本专利技术的一个实施例提供了一种防御硬件木马的集成电路的加密方法，包括：利用逻辑加密电路获取第一集成电路；根据所述第一集成电路的汉明距离获取第二集成电路；根据所述第二集成电路的汉明距离获取第三集成电路；根据所述第一集成电路的汉明距离和所述第二集成电路的汉明距离，获取第三集成电路；根据所述第三集成电路的迭代次数与预定迭代次数，获取第四集成电路。在本专利技术的一个实施例中，利用逻辑加密电路获取第一集成电路，包括：选取初始集成电路的若干第一反相器；利用所述逻辑加密电路替换所述第一反相器，获取第一集成电路。在本专利技术的一个实施例中，根据所述第一集成电路的汉明距离获取第二集成电路，包括：判断所述第一集成电路的汉明距离与预设阈值的关系，若所述第一集成电路的汉明距离小于等于所述预设阈值时，则选取所述第一集成电路中的一个所述逻辑加密电路，替换为原来的所述第一反相器，并利用一个所述逻辑加密电路替换所述第一集成电路的一个第二反相器，获取第二集成电路。在本专利技术的一个实施例中，根据所述第二集成电路的汉明距离获取第三集成电路，包括：判断所述第二集成电路的汉明距离与所述预设阈值的关系，若所述第二集成电路的汉明距离小于等于所述预设阈值时，则继续判断所述第二集成电路的汉明距离和所述第一集成电路的汉明距离的增量是否为正值，若为正值，则获取第三集成电路，若为负值，且满足预设准则，则获取第三集成电路。在本专利技术的一个实施例中，根据所述第三集成电路的迭代次数与预定迭代次数，获取第四集成电路，包括：判断所述第三集成电路的迭代次数与预定迭代次数的关系，若所述迭代次数大于等于所述预定迭代次数，则根据所述第三集成电路的汉明距离获取第四集成电路，若所述迭代次数小于所述预定迭代次数，则获取所述第四集成电路。在本专利技术的一个实施例中，在获取第四集成电路之后，还包括：根据所述第四集成电路和嵌入式密钥产生器获取第五集成电路。本专利技术的一个实施例还提供一种防御硬件木马的集成电路，包括嵌入式密钥产生器和若干级逻辑加密电路，所述嵌入式密钥产生器与所述逻辑加密电路连接，其中所述嵌入式密钥产生器包括寄存器单元和组合函数单元，所述寄存器单元、所述组合函数单元和所述逻辑加密电路依次相连。在本专利技术的一个实施例中，所述寄存器单元包括n个线性反馈移位寄存器，所述组合函数单元包括m个异或门，n个所述线性反馈移位寄存器并接于所述组合函数单元。在本专利技术的一个实施例中，所述逻辑加密电路包括第一异或型逻辑加密电路、第一同或型逻辑加密电路，其中，所述第一异或型逻辑加密电路包括第一选择器、第一触发器和第一异或门，所述第一选择器的第一输入端分别连接至所述第一触发器的输出端和所述第一异或门的第一输入端，所述第一选择器的第二输入端连接至前一级所述逻辑加密电路或所述组合函数单元的输出端，所述第一选择器的信号选择端连接至主密钥输入使能信号的取反信号，第一选择器的输出端连接至所述第一触发器的第一输入端，所述第一触发器的第二输入端连接至所述集成电路的时钟端，所述第一触发器的输出端连接至所述第一异或门的第一输入端和后一级所述逻辑加密电路，所述第一异或门的第二输入端连接至所述集成电路的第一内部节点，所述第一异或门的输出端连接至所述集成电路的第二内部节点；所述第一同或型逻辑加密电路包括第二选择器、第二触发器和第一同或门，所述第二选择器的第一输入端分别连接至所述第二触发器的输出端和所述第一同或门的第一输入端，所述第二选择器的第二输入端连接至前一级所述逻辑加密电路或所述组合函数单元的输出端，所述第二选择器的信号选择端连接至主密钥输入使能信号的取反信号，所述第二选择器的输出端连接至所述第二触发器的第一输入端，所述第二触本文档来自技高网...

【技术保护点】
1.一种防御硬件木马的集成电路的加密方法，其特征在于，包括：利用逻辑加密电路获取第一集成电路；根据所述第一集成电路的汉明距离获取第二集成电路；根据所述第二集成电路的汉明距离获取第三集成电路；根据所述第一集成电路的汉明距离和所述第二集成电路的汉明距离，获取第三集成电路；根据所述第三集成电路的迭代次数与预定迭代次数，获取第四集成电路。

【技术特征摘要】
1.一种防御硬件木马的集成电路的加密方法，其特征在于，包括：利用逻辑加密电路获取第一集成电路；根据所述第一集成电路的汉明距离获取第二集成电路；根据所述第二集成电路的汉明距离获取第三集成电路；根据所述第一集成电路的汉明距离和所述第二集成电路的汉明距离，获取第三集成电路；根据所述第三集成电路的迭代次数与预定迭代次数，获取第四集成电路。2.如权利要求1所述的加密方法，其特征在于，利用逻辑加密电路获取第一集成电路，包括：选取初始集成电路的若干第一反相器；利用所述逻辑加密电路替换所述第一反相器，获取第一集成电路。3.如权利要求1所述的加密方法，其特征在于，根据所述第一集成电路的汉明距离获取第二集成电路，包括：判断所述第一集成电路的汉明距离与预设阈值的关系，若所述第一集成电路的汉明距离小于等于所述预设阈值时，则选取所述第一集成电路中的一个所述逻辑加密电路，替换为原来的所述第一反相器，并利用一个所述逻辑加密电路替换所述第一集成电路的一个第二反相器，获取第二集成电路。4.如权利要求2所述的加密方法，其特征在于，根据所述第二集成电路的汉明距离获取第三集成电路，包括：判断所述第二集成电路的汉明距离与所述预设阈值的关系，若所述第二集成电路的汉明距离小于等于所述预设阈值时，则继续判断所述第二集成电路的汉明距离和所述第一集成电路的汉明距离的增量是否为正值，若为正值，则获取第三集成电路，若为负值，且满足预设准则，则获取第三集成电路。5.如权利要求1所述的加密方法，其特征在于，根据所述第三集成电路的迭代次数与预定迭代次数，获取第四集成电路，包括：判断所述第三集成电路的迭代次数与预定迭代次数的关系，若所述迭代次数大于等于所述预定迭代次数，则根据所述第三集成电路的汉明距离获取第四集成电路，若所述迭代次数小于所述预定迭代次数，则获取所述第四集成电路。6.如权利要求5所述的加密方法，其特征在于，在获取第四集成电路之后，还包括：根据所述第四集成电路和嵌入式密钥产生器获取第五集成电路。7.一种防御硬件木马的集成电路，其特征在于，包括嵌入式密钥产生器和若干级逻辑加密电路，所述嵌入式密钥产生器与所述逻辑加密电路连接，其中所述嵌入式密钥产生器包括寄存器单元和组合函数单元，所述寄存器单元、所述组合函数单元和所述逻辑加密电路依次相连。8.如权利要求7所述的集成电路，其特征在于，所述寄存器单元包括n个线性反馈移位寄存器，所述组合函数单元包括m个异或门，n个所述线性反馈移位寄存器并接于所述组合函数单元。9.如权利要求7所述的集成电路，其特征在于，所述逻辑加密电路包括第一异或型逻辑加密电路、第一同或型逻辑加密电路，其中，所述第一异或型逻辑加密电路包括第一选择器(X1)、第一触发器(C1)和第一异或门(Y1)，所述第一选择器(X1)的第一输入端分别连接至所述第一触发器(C1)的输出端和所述第一异或门(Y1)的第一输入端，所述第一选择器(X1)的第二输入端连接至前一级所述逻辑加密电路或所述组合函数单元的输出端，所述第一选择器(X1)的信号选择端连接至主密钥输入使能信号的取反信号，第一选择器(X1)的输出端连接至所述第一触发器(C1)的第一输入端，所述第一触发器(C1)的第二输入端连接至所述集成电路的时钟端...

【专利技术属性】
技术研发人员：史江义，白永晨，陈琦璇，员维维，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61