【技术实现步骤摘要】
【国外来华专利技术】绝缘栅型半导体器件驱动电路
本专利技术涉及对绝缘栅型半导体器件进行驱动的绝缘栅型半导体器件驱动电路，尤其涉及能够调整输出到多个绝缘栅型半导体器件的输出电流的偏差的绝缘栅型半导体器件驱动电路。
技术介绍
图7是表示对X相、Y相、Z相各相所对应的绝缘栅型半导体器件(例如IGBT(绝缘栅形双极晶体管))进行驱动的绝缘栅型半导体器件驱动电路集成后得到的现有IC(集成电路)的芯片布局的图。图7中，在下部示出了X相、Y相、Z相的各输出焊盘作为输出焊盘，在上部示出了PGND(电源接地)的焊盘、VCC(电源电压)的焊盘作为输入焊盘。图7中，由于IC的焊盘尺寸无法缩小，而且芯片面积无法增大，因此作为输入的VCC(电源电压)和PGND(电源接地)的焊盘都只设置了一个。因此，在芯片布局的结构上，例如X相、Y相、Z相这三相各自到PGND(电源接地)焊盘的接地线的布线距离对于每一相都互不相同，因此，存在主要由各相的输入和输出的布线电阻(例如IC内的布线一般使用铝或铜)所产生的输出电流会产生差异(偏差)的问题。另外，若对图7所示的芯片布局作进一步补充，则三相各自的驱动部的布局结构并不相同。因...
【技术保护点】
1.一种绝缘栅型半导体器件驱动电路，向绝缘栅型半导体器件的栅极提供驱动电流，使所述绝缘栅型半导体器件进行动作，其特征在于，包括：恒流生成部，该恒流生成部具备源极与电源线连接且构成电流镜的第一晶体管和第二晶体管、与成为所述电流镜的输入部的所述第一晶体管的漏极连接且通过对参考值调整电阻施加基准电压来生成恒定电流的恒流电路、及调整所述参考值调整电阻的电阻值的电阻值校正电路，所述恒流生成部将成为所述电流镜的输出部的所述第二晶体管的漏极与所述绝缘栅型半导体器件的栅极连接；以及放电电路，该放电电路通过向第三晶体管的栅极输入驱动信号，将注入到所述绝缘栅型半导体器件的栅极的电流释放出，而且...
【技术特征摘要】
【国外来华专利技术】2017.02.17 JP 2017-0276571.一种绝缘栅型半导体器件驱动电路，向绝缘栅型半导体器件的栅极提供驱动电流，使所述绝缘栅型半导体器件进行动作，其特征在于，包括：恒流生成部，该恒流生成部具备源极与电源线连接且构成电流镜的第一晶体管和第二晶体管、与成为所述电流镜的输入部的所述第一晶体管的漏极连接且通过对参考值调整电阻施加基准电压来生成恒定电流的恒流电路、及调整所述参考值调整电阻的电阻值的电阻值校正电路，所述恒流生成部将成为所述电流镜的输出部的所述第二晶体管的漏极与所述绝缘栅型半导体器件的栅极连接；以及放电电路，该放电电路通过向第三晶体管的栅极输入驱动信号，将注入到所述绝缘栅型半导体器件的栅极的电流释放出，而且，所述放电电路利用MOS尺寸校正电路对所述第三晶体管的MOS尺寸进行校正，调整从所述绝缘栅型半导体器件的栅极经由所述第三晶体管的漏极-源极流入接地线的电流量。2.如权利要求1所述的绝缘栅型半导体器件驱动电路，其特征在于，所述电阻值校正电路具有将多个由MOS晶体管和调整电阻构成的并联电路串联连接而形成的串联电路，向多个所述并联电路的MOS晶体管各自的栅极输入从PROM输出的信号，使所述MOS晶体管导通/截止，并将由此得到的所述串联电路的合成电阻作为所述参考值调整电阻。3.如权利要求1所述的绝缘栅型半导体器件驱动电路，其特征在于，所述电阻值校正电路具有将多个由MOS晶体管和调整电阻构成的串联电路并联连接而形成的并联电路，向多个所述串联电路的所述MOS晶体管各自的栅极输入从PROM输出的信号，使所述MOS晶体管导通/截止，并将由此得到的所述并联电路的合成电阻作为所述参考值调整电阻。4.一种绝缘栅型半导体器件驱动电路，向绝缘栅型半导体器件的栅极提供驱动电流，使所述绝缘栅型半导体器件进行动作，其特征在于，包括：恒流生成部，该恒流生成部具备源极与电源线连接且构成电流镜电路的第一晶体管和第二晶体管、与成为所述电流镜电路的输入部的所述第...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。