半导体器件制造方法技术

本公开的各方面提供了一种用于制造半导体器件的方法。形成包括在接触区域上的第一通孔的第一堆叠绝缘层的第一结构。通过用牺牲层填充第一通孔的至少顶部区域来形成第二结构。形成第三结构，该第三结构包括第二结构和堆叠在第二结构上方的第二堆叠绝缘层。第三结构还包括与第一通孔对准并延伸穿过第二堆叠绝缘层的第二通孔。通过去除牺牲层以形成包括第一通孔和第二通孔的延伸通孔来形成第四结构。确定与第一结构、第二结构、第三结构和第四结构相关联的多个重量，并且基于多个重量确定延伸通孔的质量。

Manufacturing Method of Semiconductor Devices

Various aspects of the present disclosure provide a method for manufacturing semiconductor devices. A first structure of a first stacked insulating layer comprising a first through hole on the contact area is formed. A second structure is formed by filling at least the top area of the first through hole with a sacrificial layer. A third structure consists of a second structure and a second insulating layer stacked above the second structure. The third structure also includes a second through hole aligned with the first through hole and extending through the second stacked insulating layer. The fourth structure is formed by removing the sacrificial layer to form an extended through hole including the first through hole and the second through hole. A plurality of weights associated with the first structure, the second structure, the third structure and the fourth structure are determined, and the quality of the extended through hole is determined based on the plurality of weights.

【技术实现步骤摘要】
【国外来华专利技术】半导体器件制造方法
技术介绍
随着集成电路中器件的关键尺寸缩小到常见存储单元技术的极限，开发了技术以实现更大的存储容量。与平面晶体管结构相比，3DNAND存储器件的垂直结构涉及更复杂的制造工艺。随着3DNAND存储器件迁移到具有更多存储单元层的配置来以更低的每比特成本实现更高的密度，改进结构及其制造方法成为越来越大的挑战。
技术实现思路
根据本公开的方面，提供了一种用于制造半导体器件的方法。该方法包括形成第一堆叠绝缘层的第一结构，该第一堆叠绝缘层的第一结构包括第一通孔，该第一通孔布置在衬底上的接触区域上方并且延伸穿过第一堆叠绝缘层。该方法还可以包括通过用牺牲层填充第一通孔的至少顶部区域来形成第二结构。另外，该方法可以包括形成第三结构，该第三结构包括第二结构和堆叠在第二结构上方的第二堆叠绝缘层。第三结构还包括第二通孔，第二通孔与第一通孔对准并且延伸穿过第二堆叠绝缘层。然后，可以通过从第三结构去除牺牲层以形成包括第一通孔和第二通孔的延伸通孔，来形成第四结构。该方法可以确定与第一结构、第二结构、第三结构和第四结构相关联的多个重量，并基于多个重量确定延伸通孔的质量。在一个实施例中，形成第三结构可以包括通过从牺牲层去除顶部而在牺牲层中形成凹陷区域。该方法可以进一步包括获得牺牲层所去除的顶部的重量，并且进一步基于多个重量和牺牲层所去除的顶部的重量来确定延伸通孔的质量。在一个实施例中，第一凹陷区域可以形成在牺牲层上方。根据本公开的方面，确定延伸通孔的质量包括确定任何牺牲层是否保留在延伸通孔中和/或是否去除了任何接触区域。此外，在示例中，确定延伸通孔的质量包括确定是否去除了任何衬底。在替代实施例中，多个重量可包括分别对应于第一结构、第二结构、第三结构和第四结构的第一重量、第二重量、第三重量和第四重量。确定延伸通孔的质量包括基于第一重量和第二重量确定与第一通孔中的牺牲层的重量相对应的第一重量差。此外，确定延伸通孔的质量包括基于第三重量、第四重量和牺牲层所去除的顶部的重量来确定第二重量差，该第二重量差对应于从第一通孔去除的牺牲层的重量与从至少接触区域去除的部分的重量之和，并基于第一重量差和第二重量差来确定延伸通孔的质量。在一个实施例中，确定延伸通孔的质量包括当第一重量差和第二重量差满足预定义的第一条件时，确定延伸通孔不包括牺牲层，并且至少接触区域的部分未被去除。确定延伸通孔的质量包括当第一重量差和第二重量差满足预定义的第二条件时，确定延伸通孔包括牺牲层的一部分。确定延伸通孔的质量包括当第一重量差和第二重量差满足预定义的第三条件时，确定至少接触区域的部分被去除。在一些实施例中，形成第二结构包括用牺牲层填充第一通孔的至少顶部区域，其中牺牲层的顶表面与第一结构的顶表面共面。在替代实施例中，该方法可以进一步包括形成第五结构，该第五结构包括在另一半导体衬底上方的另一牺牲层。该方法包括在第五结构上形成其他堆叠绝缘层，并且其他堆叠绝缘层对应于第二堆叠绝缘层。该方法包括通过去除其他堆叠绝缘层的一部分和另一牺牲层的一部分来形成延伸穿过其他堆叠绝缘层并进入另一牺牲层的另一通孔。该方法包括去除其他堆叠绝缘层以形成第六结构。该方法包括分别确定第五结构的第五重量和第六结构的第六重量，并基于第五重量和第六重量确定从另一牺牲层去除的部分的重量。此外，获得牺牲层所去除的顶部的重量包括基于从另一牺牲层去除的部分的重量来获得第三结构中的牺牲层所去除的顶部的重量。在一个示例中，第三结构中的牺牲层所去除的顶部的重量与从另一个牺牲层去除的部分的重量相同。在一个示例中，第一堆叠绝缘层包括交替形成的第一绝缘层和第二绝缘层，该第一绝缘层和第二绝缘层具有不同的蚀刻速率。在一个示例中，第一绝缘层包括氧化硅，并且第二绝缘层包括氮化硅。在一个示例中，牺牲层包括多晶硅。接触区包括通过选择性外延生长形成的单晶硅。第三结构中的第一堆叠绝缘层还包括在衬底与第一绝缘层和第二绝缘层的最下层之间的一个或多个绝缘层。在一个实施例中，确定延伸通孔的质量包括基于第一至第四重量和牺牲层所去除的顶部的重量来确定质量指标。质量指标指示第二结构的第一通孔中的牺牲层的重量与组合重量之间的差异，该组合重量是从第一通孔去除的牺牲层的重量与从至少接触区域去除的部分的重量之和。此外，延伸通孔的质量基于质量指标来确定。本公开的各方面提供了一种方法，该方法可以包括形成包括在半导体衬底上方的牺牲层的第一结构，以及在第一结构上形成堆叠绝缘层。该方法还包括通过去除绝缘层堆叠体的一部分和牺牲层的一部分来形成穿过该绝缘层堆叠体并延伸到牺牲层中的通孔，并且去除堆叠绝缘层以形成第二结构。该方法还包括分别确定第一结构的第一重量和第二结构的第二重量，并基于第一重量和第二重量确定从牺牲层去除的部分的重量。在一个实施例中，该牺牲层的部分的厚度小于牺牲层的厚度。在一个实施例中，选择性地去除堆叠绝缘层以避免去除牺牲层。附图说明当结合附图阅读时，从以下详细描述中可以最好地理解本公开的各方面。应注意，根据行业中的标准实践，各种特征未按比例绘制。实际上，为了清楚讨论，可以任意增加或减少各种特征的尺寸。图1示出了概述根据本公开的实施例的半导体制造工艺的流程图；图2-6、7A-7C是根据本公开的一些实施例的在该工艺的各个步骤处的半导体器件200的一部分的截面图；图8示出了概述根据本公开的实施例的工艺的流程图；以及图9-12是根据本公开的一些实施例的在工艺的各个步骤处的各种半导体结构的一部分的截面图。具体实施方式以下公开内容提供了用于实现所提供主题的不同特征的许多不同实施例或示例。以下描述组件和布置的具体示例以简化本公开。当然，这些仅仅是示例，而并非限制性的。例如，在随后的描述中在第二特征之上或上形成第一特征可以包括其中第一和第二特征以直接接触形成的实施例，并且还可以包括其中可以在第一和第二特征之间形成附加特征使得第一和第二特征可以不直接接触的实施例。另外，本公开可以在各种示例中重复附图标记和/或字母。该重复是为了简单和清楚的目的，并且其本身并不表示所讨论的各种实施例和/或配置之间的关系。此外，诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相关术语在本文中为了描述方便可以用于描述一个元件或特征与另一个或多个元件或特征的关系，如在附图中示出的。空间相关术语旨在涵盖除了在附图所描绘的取向之外的在设备使用或操作中的不同取向。设备可以以另外的方式被定向(旋转90度或在其它取向)，并且本文中使用的空间相关描述词可以类似地被相应解释。图1示出了概述根据本公开的实施例的用于半导体制造的示例性工艺100的流程图。在各种实施例中，工艺100用于制造图2-6和7A-7C中所示的半导体器件200。图2-6和7A-7C是根据本公开的一些实施例的在工艺100的各个步骤处的半导体器件200的一部分的截面图。如本文所使用的，半导体器件可以包括一个或多个晶体管(例如，场效应晶体管和浮栅晶体管)、集成电路、半导体芯片(例如，包括三维(3D)NAND存储器件的存储器芯片、半导体管芯上的逻辑芯片)、半导体芯片的堆叠体、半导体封装、半导体晶片等。根据本公开的方面，半导体器件可以包括堆叠在半导体器件的衬底上方的一串晶体管，以增加晶体管密度，即每单位面积的多个晶体管。晶本文档来自技高网...

【技术保护点】
1.一种用于制造半导体器件的方法，包括：形成第一堆叠绝缘层的第一结构，所述第一堆叠绝缘层的第一结构包括第一通孔，所述第一通孔布置在衬底上的接触区域上并且延伸穿过所述第一堆叠绝缘层；通过用牺牲层填充所述第一通孔的至少顶部区域来形成第二结构；形成第三结构，所述第三结构包括所述第二结构和堆叠在所述第二结构上方的第二堆叠绝缘层，所述第三结构还包括第二通孔，所述第二通孔与所述第一通孔对准并延伸穿过所述第二堆叠绝缘层；通过从所述第三结构去除所述牺牲层以形成包括所述第一通孔和所述第二通孔的延伸通孔，来形成第四结构；确定与所述第一结构、所述第二结构、所述第三结构和所述第四结构相关联的多个重量；以及基于所述多个重量来确定所述延伸通孔的质量。

【技术特征摘要】
【国外来华专利技术】1.一种用于制造半导体器件的方法，包括：形成第一堆叠绝缘层的第一结构，所述第一堆叠绝缘层的第一结构包括第一通孔，所述第一通孔布置在衬底上的接触区域上并且延伸穿过所述第一堆叠绝缘层；通过用牺牲层填充所述第一通孔的至少顶部区域来形成第二结构；形成第三结构，所述第三结构包括所述第二结构和堆叠在所述第二结构上方的第二堆叠绝缘层，所述第三结构还包括第二通孔，所述第二通孔与所述第一通孔对准并延伸穿过所述第二堆叠绝缘层；通过从所述第三结构去除所述牺牲层以形成包括所述第一通孔和所述第二通孔的延伸通孔，来形成第四结构；确定与所述第一结构、所述第二结构、所述第三结构和所述第四结构相关联的多个重量；以及基于所述多个重量来确定所述延伸通孔的质量。2.根据权利要求1所述的方法，其中，形成所述第三结构还包括通过从所述牺牲层去除顶部而在所述牺牲层中形成凹陷区域；并且所述方法还包括：获得所述牺牲层的所去除的顶部的重量；以及基于所述多个重量和所述牺牲层的所去除的顶部的重量，来进一步确定所述延伸通孔的质量。3.根据权利要求2所述的方法，其中所述第一凹陷区域形成在所述牺牲层上方。4.根据权利要求1所述的方法，其中确定所述延伸通孔的质量包括：确定任何所述牺牲层是否保留在所述延伸通孔中和/或是否去除了任何的接触区域。5.根据权利要求4所述的方法，还包括：确定是否去除了任何的所述衬底。6.根据权利要求2所述的方法，其中，所述多个重量包括分别对应于所述第一结构、所述第二结构、所述第三结构和所述第四结构的第一重量、第二重量、第三重量和第四重量，并且确定所述延伸通孔的质量包括：基于所述第一重量和所述第二重量来确定第一重量差，所述第一重量差对应于所述第二结构的所述第一通孔中的所述牺牲层的重量；基于所述第三重量、所述第四重量、以及所述牺牲层的所去除的顶部的重量来确定第二重量差，所述第二重量差对应于从所述第一通孔去除的所述牺牲层的重量和从至少所述接触区域去除的部分的重量之和；以及基于所述第一重量差和所述第二重量差来确定所述延伸通孔的质量。7.根据权利要求6所述的方法，其中，基于所述第一重量差和所述第二重量差来确定所述延伸通孔的质量包括：当所述第一重量差和所述第二重量差满足预定义的第一条件时，确定所述延伸通孔不包括所述牺牲层并且未去除至少所述接触区域的部分；当所述第一重量差和所述第二重量差满足预定义的第二条件时，确定所述延伸通孔包括所述牺牲层的一部分；以及当所述第一重量差和所述第二重量差满足预定义的第三条件时，确定至少所述接触区域的部分被去除。8.根据权利要求1所述的方法，其中形成所述第二结构包括：用所述牺牲层填充所述第一通孔的至少顶部区域，所述牺牲层的顶表面与所述第一结构的顶表面共面。9.根据权利...

【专利技术属性】
技术研发人员：刘沙沙，王恩博，卢峰，肖莉红，杨号号，李兆松，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42