一种具有波浪缓冲区的GCT芯片制造技术

本发明专利技术涉及一种具有波浪缓冲区的GCT芯片，包括引出阳极的p+发射极、与p+发射极贴合的n+缓冲层、与n+缓冲层相贴合的n基区、与n基区相贴合的p基区和与p基区相连接的n+发射极，所述p+发射极与所述n+缓冲层的连接处形成J1结，所述n基区与n+缓冲层的交界处设置有波浪形结构，通过在GCT芯片的阳极侧引入波浪形缓冲区的结构，使动态雪崩发生时，有效降低了阳极端的发射效率同时避免阴极电子重新发射，提高器件同等阴阳极电压条件下的关断电流能力。

A GCT Chip with Wave Buffer

The invention relates to a GCT chip with a wave buffer, which includes a p+emitter with an extracting anode, a n+buffer layer with a p+emitter, an N base area with an n+buffer layer, a p base area with an N base area and an n+emitter connected with a p base area. The p+emitter forms a J1 junction at the junction of the n+buffer layer, and a wave is arranged at the junction of the N base area and the n+buffer layer. Wave structure, by introducing a wavy buffer structure on the anode side of GCT chip, can effectively reduce the emission efficiency of the anode extreme and avoid the re-emission of cathode electrons when dynamic avalanche occurs, and improve the switching-off current capability of the device under the same anode and cathode voltage conditions.

【技术实现步骤摘要】
一种具有波浪缓冲区的GCT芯片
本专利技术属于电力半导体器件领域，特别涉及一种具有波浪缓冲区的GCT芯片。
技术介绍
IGCT器件即集成门极换流晶闸管，是在原有GTO器件门极可断晶闸管的基础上，通过引进透明阳极、阳极缓冲区等结构，配合具有低感换流回路的门极驱动，实现关断增益为1的类晶闸管器件。IGCT器件的GCT芯片典型结构如图1所示,包括阳极、p+发射极、n+缓冲层、n基区、p基区、p+区域、n+发射极和阳极。以感性负载为例，其关断过程可以简单分为三个阶段：在第一阶段，通过控制门极驱动电路中的MOSFET，利用电容在J3结处施加20V反向电压，使J3结耗尽，进而保证阴极电流完全转移至门极处；在第二阶段，由于阴极不流过电流，n+发射极不再进行电子发射，在阳极电流的作用下，在J2结处形成耗尽层，GCT芯片的阴阳极电压不断升高；在第三阶段，阴阳极电压达到母线电压，此时电流在电感的作用下缓慢下降，在电流下降到一定程度后进入拖尾过程，此时J2结处的空间电荷区不再拓展，电流依靠芯片体内载流子的复合过程自然衰减。IGCT器件在关断过程中，GCT芯片由于受到换流回路电感不均匀等因素的影响，会出现局部电流分配不均匀的情况，在基区展宽效应即kirk效应的作用下会在J2结耗尽层即图1中的n基区—n+缓冲区区域内出现动态雪崩，当动态雪崩产生的电流细丝稳定在芯片工艺的薄弱点时会造成局部阴极单元的重触发，进而导致该局部区域的热击穿。由于J2结耗尽层中出现动态雪崩时会受到负反馈效应的影响，而具有自稳定特性，但是n基区—n+缓冲区内发生的动态雪崩则会由于正反馈的作用不断加强，进而造成IGCT器件损坏。因此急需解决如何避免GCT芯片在动态雪崩出现后造成GCT芯片热击穿和IGCT器件损坏的问题。
技术实现思路
针对上述问题，本专利技术公开了一种具有波浪缓冲区的GCT芯片，避免了GCT芯片在动态雪崩出现后造成GCT芯片热击穿的问题。一种具有波浪缓冲区的GCT芯片，包括引出阳极的p+发射极、与p+发射极贴合的n+缓冲层、与n+缓冲层相贴合的n基区、与n基区相贴合的p基区和与p基区相连接的n+发射极，其中，所述n+发射极远离所述p基区的一侧引出有阴极，所述p基区引出有两个阴极门极结构，所述n+发射极与所述p基区的连接处形成J3结，所述n基区与所述p基区的连接处形成J2结，所述p+发射极与所述n+缓冲层的连接处形成J1结，所述n基区与所述n+缓冲层的交界处中部设置有波浪形结构，所述n+缓冲层为波浪形缓冲区；所述波浪形结构的中部设置为平面结构，所述平面的两端相互远离延伸形成两个的平滑曲面，所述平滑曲面远离所述平面的一端与所述n基区与所述n+缓冲层的交界处重合。进一步地，所述J1结与所述J2结平行设置。进一步地，两个所述平滑曲面关于所述波浪形结构中部平面的中线对称设置。进一步地，所述波浪形结构中部的平面与所述J1结、J2结均平行设置。进一步地，所述波浪形结构中部的平面向所述n+缓冲层凸起，所述波浪形结构两侧的平滑曲面向所述n基区凹陷。进一步地，所述波浪形结构中部的平面凸起距离小于20um。进一步地，所述波浪形结构中部平面的中线与所述n+发射极在垂直方向的中线重合。进一步地，所述p+发射极侧边设置有n+短路点，所述波浪形结构中部平面的中线与所述p+发射极在垂直方向的中线重合。本专利技术有益效果如下：1、通过在GCT芯片的阳极侧引入波浪形缓冲区的结构，使动态雪崩发生时，有效降低了阳极端的发射效率同时避免阴极电子重新发射，提高器件同等阴阳极电压条件下的关断电流能力；2、由于波浪形结构的设置，使得缓冲层的呈波浪形状，使GCT芯片单元更倾向于在阳极短路点或者与阴极门极对应的区域发生动态雪崩过程，有效防止因局部电流的汇聚出现重触发，进而导致器件击穿；3、采用波浪形结构，能够提高IGCT器件的动态雪崩抗性，能够拓展整个器件的安全工作区域，扩大IGCT器件的应用范围。本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过在说明书、权利要求书以及附图中所指出的结构来实现和获得。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1示出了根据现有技术的GCT芯片结构示意图；图2示出了本实施例情形一中p+发射极与n+缓冲层等长时GCT芯片结构示意图；图3示出了本实施例情形二中p+发射极侧边设置n+短路点时GCT芯片结构示意图；图4示出了本实施例中门极结构与GCT芯片阴极梳条组合图。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地说明，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。一种具有波浪缓冲区的GCT芯片，如图2-3所示，包括引出阳极的p+发射极、与p+发射极相连接的n+缓冲层、与n+缓冲层相贴合的n基区、与n基区相贴合的p基区和与p基区相连接的n+发射极。n+发射极远离p基区的一侧引出有阴极，阴极的两侧对称设置有阴极门极结构，两个阴极门极结构均由p基区引出。GCT芯片内部为典型的非对称结构，GCT芯片内部设置PN结，PN结是采用不同的掺杂工艺，通过扩散作用，将P型半导体与N型半导体制作在同一块半导体基片上，在P型半导体与N型半导体的交界面就形成空间电荷区称为PN结。为了区分各个PN结，将n+发射极与p基区的连接处形成的PN结设置为J3结，n基区与p基区的连接处形成的PN结设置为J2结，p+发射极与n+缓冲层的连接处形成的PN结设置为J1结，J1结与J2结平行设置。n基区与n+缓冲层交界处的中部设置有波浪形结构，波浪形结构两侧的交界处为平面交界处，位于该波浪形结构的中部设置为与J1结、J2结平行的平面，该波浪形结构的两侧为以中间平面的端线为起始点向外侧延伸的平滑曲面。两侧的平滑曲面关于中间平面的中心线对称设置，波浪形结构中的中间平面向n+缓冲层凸起，凸起的距离小于20um，两侧的平滑曲面向n基区凹陷，通过波浪结构的平面和两个曲面设置，使得n基区与n+缓冲层交界处为波浪形，造成n+缓冲层为GCT芯片的波浪形缓冲区。本实施例中的波浪形结构应用情形如下：情形一：如图2所示，本实施例中的波浪形结构用于p+发射极与n+缓冲层等长的GCT芯片时。在该情形下，波浪形结构中间平面的中心线与n+发射极在垂直方向上的中心线重合，即波浪形结构位于n+发射极的正下方，实现n+缓冲区边界凸起部分与n+发射区域对齐，并向p+发射区域凸出。波浪形结构的设置使得n+缓冲层的边界为波浪形，并且该波浪形结构靠近阳极端设置，从而在动态雪崩发生时，通过一系列的负反馈过程防止了因局部电流的汇聚出现重触发。负反馈过程具体包括：阳极电流的作用下，在J2结附近形成的空间电荷区会不断的拓展，向n基区不断延伸，当延伸本文档来自技高网...

【技术保护点】
1.一种具有波浪缓冲区的GCT芯片，包括引出阳极的p+发射极、与p+发射极贴合的n+缓冲层、与n+缓冲层相贴合的n基区、与n基区相贴合的p基区和与p基区相连接的n+发射极，其特征在于，所述n+发射极远离所述p基区的一侧引出有阴极，所述p基区引出有两个阴极门极结构，所述n+发射极与所述p基区的连接处形成J3结，所述n基区与所述p基区的连接处形成J2结，所述p+发射极与所述n+缓冲层的连接处形成J1结，所述n基区与所述n+缓冲层的交界处中部设置有波浪形结构，所述n+缓冲层为波浪形缓冲区；所述波浪形结构的中部设置为平面结构，所述平面的两端相互远离延伸形成两个的平滑曲面，所述平滑曲面远离所述平面的一端与所述n基区与所述n+缓冲层的交界处重合。

【技术特征摘要】
1.一种具有波浪缓冲区的GCT芯片，包括引出阳极的p+发射极、与p+发射极贴合的n+缓冲层、与n+缓冲层相贴合的n基区、与n基区相贴合的p基区和与p基区相连接的n+发射极，其特征在于，所述n+发射极远离所述p基区的一侧引出有阴极，所述p基区引出有两个阴极门极结构，所述n+发射极与所述p基区的连接处形成J3结，所述n基区与所述p基区的连接处形成J2结，所述p+发射极与所述n+缓冲层的连接处形成J1结，所述n基区与所述n+缓冲层的交界处中部设置有波浪形结构，所述n+缓冲层为波浪形缓冲区；所述波浪形结构的中部设置为平面结构，所述平面的两端相互远离延伸形成两个的平滑曲面，所述平滑曲面远离所述平面的一端与所述n基区与所述n+缓冲层的交界处重合。2.根据权利要求1所述的具有波浪缓冲区的GCT芯片，其特征在于，所述J1结与所述J2结平行设置。3.根据权利要求1所述的具有波浪...

【专利技术属性】
技术研发人员：刘佳鹏，曾嵘，周文鹏，赵彪，余占清，陈政宇，
申请(专利权)人：清华大学，
类型：发明
国别省市：北京,11