The design and fabrication method of embedded eflash large capacity memory circuit relates to the design and fabrication technology of integrated circuit chips. The invention includes the following steps: 1) in the design stage, according to the chip area condition, determine the number of redundant memories that can be added besides the fixed number of memory, and obtain the total amount of memory, which is embedded eflash IP memory; 2) in the production stage, according to step 1) determine the total amount of memory, set up memory in the chip content; 3) test the advantages and disadvantages of each memory; In addition, the storage connection scheme with the best overall quality rate is determined by selecting the best memory connection scheme among all the memories and solidifying the package. The invention can greatly improve the quality rate of the chip on the premise that the layout size of the chip is guaranteed to the greatest extent.
【技术实现步骤摘要】
内嵌eflash大容量存储器电路设计制备方法
本专利技术涉及集成电路芯片设计和制备技术。
技术介绍
在集成电路制造过程中，由于工艺条件环境因素的影响和工艺的偏差，在芯片加工过程中生产的芯片会具有概率性问题(即芯片良品率)；内嵌eflash类存储器芯片的良品率与其内嵌的硬核IPeflash的良品率息息相关。芯片的良品率在芯片的市场推广和营销上很大程度的影响着该芯片利润。如果芯片良品率偏低，芯片的生产成本就会很明显的提升，所以在芯片的设计初期必须考虑和解决的首要问题是——如何提升芯片的生产良品率。如何提高芯片的良品率在实现方法上也有许多需要考量的地方，首先是选取具有内嵌eflashCMOS工艺线，且技术成熟、稳定，工艺技术文件完善的集成电路制造厂商，这样能够提供可靠的电路功能和性能保障；其次，是选择该工艺线上成熟、可靠的eflashIP；再次，根据eflashIP的良品率，决定是否在设计中添加提高良品率的设计实现方法；最后，选择专业从事高可靠封装技术开发、封装服务的封装厂对产品进行封装。在以往的设计中，由于存储容量较小和芯片面积的限制，往往在设计阶段未对eflash的...
【技术保护点】
1.内嵌eflash大容量存储器电路设计制备方法，其特征在于，包括下述步骤：1)在设计阶段，依据芯片面积状况，在既定数量的存储器以外，确定可增设冗余存储器数量，得到存储器总量，所述存储器为内嵌eflash IP存储器；2)在制片阶段，按照步骤1)确定的存储器总量，在芯片内容设置存储器；3)测试各存储器的优劣状况，在各存储器中择优选择以确定整体良品率最优的存储器连接方案，固化封装。
【技术特征摘要】
1.内嵌eflash大容量存储器电路设计制备方法，其特征在于，包括下述步骤：1)在设计阶段，依据芯片面积状况，在既定数量的存储器以外，确定可增设冗余存储器数量，得到存储器总量，所述存储器为内嵌eflashIP存储器；2)在制片阶段，按照步骤1)确定的存储器总量，在芯片内容设置存...
【专利技术属性】
技术研发人员：阙小茜，侯柯君，冯萍，李建秋，王玉嫣，耿林，丛伟林，刘云搏，何相龙，何晓桐，
申请(专利权)人：成都华微电子科技有限公司，
类型：发明
国别省市：四川,51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。