加法器单元以及显示设备制造技术

本申请提供了一种显示器源极驱动电路包括，加法器单元加法模块，其被配置为在时钟信号的影响下，在第一时间段中对多个输入信号进行采样；保持模块，其被配置为在所述时钟信号的影响下在第一时间段提供保持信号；以及驱动模块，其被配置为在所述第一时间段中基于所述保持信号生成第一输出信号，在第二时间段中基于所述多个输入信号的叠加信号生成第二输出信号；其中，所述多个输入信号中至少包括数据信号和补偿信号，并且第一时间段以及第二时间段为与所述时钟信号中相邻的时间段。采用本申请所提供的加法器单元的源极驱动电路能够在模拟域上对输入信号进行叠加，有效地改善了显示精度。

Adder Unit and Display Device

This application provides a display source driver circuit including an adder unit adder module configured to sample multiple input signals in the first time period under the influence of the clock signal; a holding module configured to provide a holding signal in the first time period under the influence of the clock signal; and a driving module configured to provide a holding signal in the first time period under the influence of the clock signal; and a driving module configured to be at the first time. A first output signal is generated in the interval based on the holding signal, and a second output signal is generated in the second period based on the superposition signal of the plurality of input signals, in which at least data signals and compensation signals are included in the plurality of input signals, and the first and second time periods are adjacent time periods in the clock signal. The source drive circuit of the adder unit provided in this application can superimpose the input signal in the analog domain and effectively improve the display accuracy.

【技术实现步骤摘要】
加法器单元以及显示设备
本申请属于信息显示领域，尤其涉及一种适用于带有补偿功能的主动式有源矩阵有机发光二极体显示驱动的电路。
技术介绍
有源矩阵有机发光二极体显示(ActiveMatrixOrganicLightEmittingDiode，AMOLED)通过薄膜场效应晶体管在饱和状态时产生的电流驱动而发光。在面板生产过程中，因工艺的不稳定性，薄膜场效应晶体管的迁移率会有较大的波动。另外，有机发光器件因材料特性，会在显示一段时间后有所老化，其阈值电压会漂移，导致显示器的源极驱动电路输入相同的灰阶电压时，其输出电流不一致。目前的补偿方式分为像素内补偿和像素外补偿两种方式。像素内补偿的时序较为复杂，补偿效果有限；像素外补偿可通过改变输入的数据电压更好的解决这一问题，同时面板可使用传统2T1C结构，以较少的薄膜晶体管，维持高开孔率，提高显示亮度。对于像素外补偿的方法，需要将像素老化信息或者说阈值电压漂移的信息存储在显示的内存中，当接收到显示数据信号时，将数据信号与老化信息相加(因为阈值电压漂移一般都体现为阈值电压升高)，再输出给显示器的像素阵列。因此，该补偿方法需要用到加法器。对于传统的加法器，输出级运放往往存在电压失配、电容失配等情形，从而影响输出精度。同时在时序上，传统结构的电容采样式加法器在采样阶段加法器的输出会处于高阻状态，因此在采样阶段在源极驱动电路的输出端没有输出信号，导致对像素的驱动时间减少或者受限。对于显示电路，减少或限制对像素的驱动时间意味着相同驱动能力下的显示精度下降，或为达到相同精度而采用更大的驱动电路，从而导致功耗的提升。
技术实现思路
本申请针对上述问题，本申请提供了一种加法器单元，一种显示器源极驱动电路包括：加法器单元，包括加法模块，其被配置为在时钟信号的影响下，在第一时间段中对多个输入信号进行采样；保持模块，其被配置为在所述时钟信号的影响下在第一时间段提供保持信号；以及驱动模块，其被配置为在所述第一时间段中基于所述保持信号生成第一输出信号，在第二时间段中基于所述多个输入信号的叠加信号生成第二输出信号；其中，所述多个输入信号中至少包括数据信号和补偿信号，并且第一时间段以及第二时间段为与所述时钟信号中相邻的时间段。特别的，所述第一输出信号对应于所述驱动模块在早于所述第一时间段的第三时间段中所述驱动模块的输出信号。特别的，在所述第一时间段，所述保持模块的输出端耦合到所述驱动模块的第一输入端，所述保持模块的输入端耦合到所述驱动模块的第一输入端或第二输入端或输出端，以将所述保持信号传送到所述驱动模块，所述加法模块的输出端与所述驱动模块的第一输入端断开；以及在所述第二时间段，所述加法模块的输出端耦合到所述驱动模块的第一输入端，所述加法模块的输入端耦合到所述驱动模块的第一输入端或第二输入端或输出端，以将所述多个输入信号的叠加信号传送到所述驱动模块，所述保持模块的输出端与所述驱动模块的第一输入端断开；所述驱动模块的第二输入端与其输出端相连。特别的，所述保持模块包括第一运放，其第一输入端经由第一电容器(221、321)、第一开关元件(223、323)分别耦合到参考低电位，其第二输入端经由第二电容器(222、322)耦合到所述驱动模块的第一输入端或第二输入端或输出端；所述第一运放的第二输入端还通过第二开关元件(224、324)耦合到所述参考低电位，所述第一运放的输出端经由第三开关元件(232、332)耦合到所述驱动模块的第一输入端。特别的，所述加法模块包括第二运放，其第一输入端耦合到指定电位，其第二输入端经由多个采样支路来对所述多个输入信号进行采样，所述第二运放的第二输入端经由第四开关元件(217、317)耦合到所述第二运放的输出端，并且所述第二运放的输出端经由第五开关元件(231、331)耦合到所述驱动模块的第一输入端。特别的，所述多个采样支路至少包括第一采样支路，包括第三电容器(211、311)以及第六开关元件(213、313)和第七开关元件(215、315)，所述第三电容器(211、311)的第一端耦合到所述第六开关元件(213、313)，配置为在所述第六开关元件(213、313)导通时接收第一输入信号；所述第三电容器(211、311)的第一端还通过所述第七开关元件(215、315)耦合到所述参考低电位；以及第二采样支路，包括第四电容器(212、312)以及第八开关元件(214、314)和第九开关元件(216、316)，所述第四电容器(212、312)的第一端耦合到所述第八开关元件(214、314)，配置为在所述第八开关元件(214、314)导通时接收第二输入信号；所述第四电容器(212、312)的第一端还通过所述第九开关元件(216、316)耦合到所述驱动模块的第一输入端或第二输入端或输出端；所述第三电容器(211、311)和所述第四电容器(212、312)的第二端都耦合到所述第二运放的第二输入端。特别的，所述驱动模块包括第三运放，所述第三运放的第二输入端耦合到其输出端。特别的，所述第一至第九开关元件中的一个或多个为基于所述时钟信号工作的晶体管。特别的，所述采样是在模拟域上的采样，所述多个信号的叠加信号是在模拟域的叠加信号。本申请还提供了一种显示设备，包括像素阵列，其包括排列成行和/或列的像素装置；栅极驱动装置，其配置为通过多条扫描线向所述像素阵列提供开关信号；以及源极驱动装置，其包括多条数据线以及与所述多条数据线相耦合的多个如前所述任一的加法器单元，所述源极驱动装置被配置为向所述像素阵列提供补偿信号和数据电压信号在模拟域叠加后的信号。本申请还提供了一种显示器源极电压补偿方法，其中显示器的源极驱动电路包括加法模块、保持模块和驱动模块，所述方法包括在第一时间段内通过所述加法模块对多个输入信号进行采样，并通过所述保持模块向所述驱动模块提供保持信号，以使得所述驱动模块将所述保持信号作为当前输出信号；以及在所述第一时间段后并与所述第一时间段相邻的第二时间段内，通过所述加法模块在模拟域上对所述多个输入信号进行叠加，并将叠加后的信号传送到所述驱动模块和所述保持模块，以使得所述驱动模块将所述叠加后的信号作为输出信号；其中所述保持信号为在所述第一时间段前的第三时间段内所述驱动模块的输出信号。采用本申请所提供的加法器单元的源极驱动电路能够在模拟域对输入信号进行叠加，从而减少了对后级电路的需求，降低了应用成本，并且提升了驱动模块的输出时间，有效地改善了显示精度，降低阈值电压漂移。附图说明参考附图示出并阐明实施例。这些附图用于阐明基本原理，从而仅仅示出了对于理解基本原理必要的方面。这些附图不是按比例的。在附图中，相同的附图标记表示相似的特征。图1为依据本申请实施例的加法器单元架构图；图2为依据本申请第一实施例的加法器单元电路图；图3a为依据本申请第二实施例的加法器单元电路图；图3b为依据本申请第二实施例的加法器单元的输入输出时序图；图4为依据本申请实施例的显示控制方法示意图；图5为依据本申请实施例的显示设备的架构示意图。具体实施方式在以下优选的实施例的具体描述中，将参考构成本申请一部分的所附的附图。所附的附图通过示例的方式示出了能够实现本申请的特定的实施例。示例的实施例并不旨在穷尽根据本申请的所有实施例本文档来自技高网...

【技术保护点】
1.一种显示器源极驱动电路包括：加法器单元，包括加法模块，其被配置为在时钟信号的影响下，在第一时间段中对多个输入信号进行采样；保持模块，其被配置为在所述时钟信号的影响下在第一时间段提供保持信号；以及驱动模块，其被配置为在所述第一时间段中基于所述保持信号生成第一输出信号，在第二时间段中基于所述多个输入信号的叠加信号生成第二输出信号；其中，所述多个输入信号中至少包括数据信号和补偿信号，并且第一时间段以及第二时间段为与所述时钟信号中相邻的时间段。

【技术特征摘要】
1.一种显示器源极驱动电路包括：加法器单元，包括加法模块，其被配置为在时钟信号的影响下，在第一时间段中对多个输入信号进行采样；保持模块，其被配置为在所述时钟信号的影响下在第一时间段提供保持信号；以及驱动模块，其被配置为在所述第一时间段中基于所述保持信号生成第一输出信号，在第二时间段中基于所述多个输入信号的叠加信号生成第二输出信号；其中，所述多个输入信号中至少包括数据信号和补偿信号，并且第一时间段以及第二时间段为与所述时钟信号中相邻的时间段。2.如权利要求1所述的电路，其中，所述第一输出信号对应于所述驱动模块在早于所述第一时间段的第三时间段中所述驱动模块的输出信号。3.如权利要求2所述的电路，其中，在所述第一时间段，所述保持模块的输出端耦合到所述驱动模块的第一输入端，所述保持模块的输入端耦合到所述驱动模块的第一输入端或第二输入端或输出端，以将所述保持信号传送到所述驱动模块，所述加法模块的输出端与所述驱动模块的第一输入端断开；以及在所述第二时间段，所述加法模块的输出端耦合到所述驱动模块的第一输入端，所述加法模块的输入端耦合到所述驱动模块的第一输入端或第二输入端或输出端，以将所述多个输入信号的叠加信号传送到所述驱动模块，所述保持模块的输出端与所述驱动模块的第一输入端断开；所述驱动模块的第二输入端与其输出端相连。4.如权利要求3所述的电路，其中，所述保持模块包括：第一运放，其第一输入端经由第一电容器(221、321)、第一开关元件(223、323)分别耦合到参考低电位，其第二输入端经由第二电容器(222、322)耦合到所述驱动模块的第一输入端或第二输入端或输出端；所述第一运放的第二输入端还通过第二开关元件(224、324)耦合到所述参考低电位，所述第一运放的输出端经由第三开关元件(232、332)耦合到所述驱动模块的第一输入端。5.如权利要求4所述的电路，其中，所述加法模块包括：第二运放，其第一输入端耦合到指定电位，其第二输入端经由多个采样支路来对所述多个输入信号进行采样，所述第二运放的第二输入端经由第四开关元件(217、317)耦合到所述第二运放的输出端，并且所述第二运放的输出端经由第五开关元件(231、331)耦合到所述驱动模块的第一输入端。6.如权利要求5所述的电路，其中，所述多个采样支路至少包括第一采样支路，包括第三电容器(211、311)以及第六开关...

【专利技术属性】
技术研发人员：张盛东，邱赫梓，廖聪维，郭凡，林兴武，鲁文高，张敏，
申请(专利权)人：北京大学深圳研究生院，
类型：发明
国别省市：广东,44