WPAN中全并行输入的循环左移QC-LDPC编码器制造技术

本发明专利技术提供了一种WPAN中全并行输入的循环左移QC-LDPC编码器，该编码器包括28个预先存储所有码率生成矩阵中所有循环矩阵生成多项式的生成多项式查找表、28个对信息段和生成多项式比特进行标量乘的21位二进制乘法器、21个对乘积和移位寄存器内容进行模2加的29位二进制加法器、1个存储被循环左移1位的和的21位移位寄存器。最终，校验数据包含于移位寄存器中。本发明专利技术提供的全并行输入编码器兼容WPAN系统中所有码率QC-LDPC码，具有寄存器少、功耗小、成本低、工作频率高、吞吐量大等优点。

【技术实现步骤摘要】

【技术保护点】
一种WPAN中全并行输入的循环左移QC‑LDPC编码器，QC‑LDPC码的生成矩阵G分为a块行和t块列，后c块列对应的部分生成矩阵是由a×c个b×b阶循环矩阵Gi,j构成的阵列，gi,j是循环矩阵Gi,j的生成多项式，其中，t=a+c，a、b、c、i、j和t均为非负整数，0≤i<a，a≤j<t，WPAN标准采用了4种不同码率η的QC‑LDPC码，η分别是1/2、5/8、3/4、7/8，对于这4种不同码率QC‑LDPC码，均有t=32和b=21，4种不同码率对应的参数a分别是16、20、24、28，4种不同码率对应的参数c分别是16、12、8、4，生成矩阵G对应码字v=(s,p)，G的前a块列对应的是信息向量s，后c块列对应的是校验向量p，以b比特为一段，信息向量s被等分为a段，即s=(s0,s1,...,sa‑1)，校验向量p被等分为c段，即p=(p0,p1,...,pc‑1)，其特征在于，所述编码器包括以下部件：生成多项式查找表L0,L1,...,L27，分别预存QC‑LDPC码生成矩阵G第0,1,…,27块行后c块列中的所有循环矩阵生成多项式；b位二进制乘法器M0,M1,...,M27，分别对信息段s0,s1,...,s27和生成多项式查找表L0,L1,...,L27的输出比特进行标量乘；29位二进制加法器A0,A1,...,Ab‑1，对b位二进制乘法器M0,M1,...,M27的乘积和移位寄存器R的内容进行模2加；移位寄存器R，存储29位二进制加法器A0,A1,...,Ab‑1的和被循环左移1位后的结果以及最终的校验段p0,p1,...,pc‑1。...

【技术特征摘要】

【专利技术属性】
技术研发人员：张鹏，刘志文，张燕，
申请(专利权)人：荣成市鼎通电子信息科技有限公司，
类型：发明
国别省市：山东;37