一种多芯片层叠扇出型封装结构及其制造方法技术

本发明专利技术公开了多芯片层叠扇出型封装结构，包括：第一芯片；第二芯片；一个或多个铜柱；包覆第一芯片、第二芯片和铜柱的塑封层；第一金属层，电连接至第一芯片和/或一个或多个铜柱的第一端；第一钝化层，覆盖第一金属层的表面和间隙；第二金属层电连接至第一金属层；第三金属层，第三金属层电连接至第二芯片和/或一个或多个铜柱的第二端；第二钝化层，覆盖第三金属层的表面和间隙；第四金属层，电连接至第三金属层；第三钝化层，覆盖第四金属层的表面和间隙；第五金属层，电连接至第四金属层；第四钝化层，覆盖第五金属层的表面和间隙；以及外接焊球，电连接至第五金属层。

【技术实现步骤摘要】
一种多芯片层叠扇出型封装结构及其制造方法
本专利技术涉及半导体封装
，尤其涉及一种多芯片层叠扇出型封装结构及其制造方法。
技术介绍
现有封装扇出技术，一种是早期由英飞凌公司提出的eWLB方案，eWLB方案通过将GoodDie重组并正面向下贴在晶圆上，然后整体塑封。该方案成本较高、生产效率较低，而且由于使用大量的塑封材料，其较大的热膨胀系数使得工艺过程中翘曲较大，因此后续设备加工能力低，芯片位置对准精度不高，难以实现细线宽线距。另一种是利用晶圆光刻技术的高精度，使用光敏性材料覆盖晶圆表面再利用重新布局布线(RDL)等技术实现引脚扇出，但光敏性厚胶材料选择、较高的成本以及大晶圆的翘曲是阻碍该方案发展的不可忽视因素。还有一种方案是使用基板埋入，但基板的高成本及其工艺中钻孔精度问题难以实现多芯片堆叠。针对现有封装扇出技术存在的工艺过程翘曲较大，设备加工能力低，芯片位置对准精度不高，难以实现细线宽线距，成本较高以及难以实现多芯片堆叠等问题，本专利技术提出了一种新型的多芯片层叠扇出型封装结构及其制造方法至少部分的克服了上述问题。
技术实现思路
针对现有封装扇出技术存在的工艺过程翘曲较大，设备加本文档来自技高网...

【技术保护点】
1.一种多芯片层叠扇出型封装结构，包括：第一芯片；第二芯片，所述第二芯片与所述第一芯片背面相连；一个或多个铜柱；塑封层，所述塑封层包覆所述第一芯片、所述第二芯片和所述铜柱；第一金属层，所述第一芯片电连接至所述第一芯片和/或所述一个或多个铜柱的第一端；第一钝化层，所述第一钝化层覆盖所述第一金属层的表面和间隙；第二金属层，所述第二金属层电连接至所述第一金属层；第三金属层，所述第三金属层电连接至所述第二芯片和/或所述一个或多个铜柱的第二端；第二钝化层，所述第二钝化层覆盖所述第三金属层的表面和间隙；第四金属层，所述第四金属层电连接至所述第三金属层；第三钝化层，所述第三钝化层覆盖所述第四金属层的表面和间...

【技术特征摘要】
1.一种多芯片层叠扇出型封装结构，包括：第一芯片；第二芯片，所述第二芯片与所述第一芯片背面相连；一个或多个铜柱；塑封层，所述塑封层包覆所述第一芯片、所述第二芯片和所述铜柱；第一金属层，所述第一芯片电连接至所述第一芯片和/或所述一个或多个铜柱的第一端；第一钝化层，所述第一钝化层覆盖所述第一金属层的表面和间隙；第二金属层，所述第二金属层电连接至所述第一金属层；第三金属层，所述第三金属层电连接至所述第二芯片和/或所述一个或多个铜柱的第二端；第二钝化层，所述第二钝化层覆盖所述第三金属层的表面和间隙；第四金属层，所述第四金属层电连接至所述第三金属层；第三钝化层，所述第三钝化层覆盖所述第四金属层的表面和间隙；第五金属层，所述第五金属层电连接至所述第四金属层；第四钝化层，所述第四钝化层覆盖所述第五金属层的表面和间隙；以及外接焊球，所述外接焊球电连接至所述第五金属层。2.如权利要求1所述的多芯片层叠扇出型封装结构，其特征在于，所述铜柱的高度大于所述第一芯片厚度和第二芯片厚度之和。3.如权利要求1所述的多芯片层叠扇出型封装结构，其特征在于，具有N组背面相连的第一芯片和第二芯片，其中N≥2。4.如权利要求1所述的多芯片层叠扇出型封装结构，其特征在于，所述第一金属层实现对第一芯片引脚的扇出功能。5.如权利要求1所述的多芯片层叠扇出型封装结构，其特征在于，所述第三金属层实现对第二芯片...

【专利技术属性】
技术研发人员：刘道祥，
申请(专利权)人：华进半导体封装先导技术研发中心有限公司，
类型：发明
国别省市：江苏,32