【技术实现步骤摘要】
【国外来华专利技术】三维存储设备及其制造方法
本专利技术总体上涉及半导体
，并且更具体而言，涉及一种用于形成三维(3D)存储设备的方法。
技术介绍
通过改进工艺技术、电路设计、编程算法和制造工艺，将平面存储单元缩小到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高。结果，平面存储单元的存储密度接近上限。三维(3D)存储器架构可以解决平面存储单元中的密度限制。随着半导体技术的进步，3D存储设备(例如3DNAND存储设备)不断缩小更多的氧化物/氮化物(ON)层以改善晶圆的面积利用率。在一些现有的3DNAND存储设备中，存储器指状物包括以交错方式布置的九行沟道孔，这需要大晶圆。在不改变储存容量的情况下减小晶圆尺寸，并从而减小3DNAND存储设备的尺寸是具有挑战性的。
技术实现思路
本文公开了三维(3D)存储设备及其制造方法的实施例。本专利技术的一个方面提供了一种用于形成三维(3D)存储设备的方法。该方法可以包括：在衬底上形成交替的电介质叠层；在交替的电介质叠层的上部中形成沿横向延伸的临时顶部选择性栅极切口；形成穿透交替的电介质叠层的多个沟道孔；去...
【技术保护点】
1.一种用于形成三维(3D)存储设备的方法，包括：在衬底上形成交替的电介质叠层；在所述交替的电介质叠层的上部中形成沿横向延伸的临时顶部选择性栅极切口；形成穿透所述交替的电介质叠层的多个沟道孔；去除所述临时顶部选择性栅极切口；以及形成所述多个沟道孔中的多个沟道结构并同时形成顶部选择性栅极切口结构。
【技术特征摘要】
【国外来华专利技术】1.一种用于形成三维(3D)存储设备的方法，包括：在衬底上形成交替的电介质叠层；在所述交替的电介质叠层的上部中形成沿横向延伸的临时顶部选择性栅极切口；形成穿透所述交替的电介质叠层的多个沟道孔；去除所述临时顶部选择性栅极切口；以及形成所述多个沟道孔中的多个沟道结构并同时形成顶部选择性栅极切口结构。2.根据权利要求1所述的方法，其中，形成所述交替的电介质叠层包括：形成在垂直方向上堆叠的至少32个电介质层对，其中，每个电介质层对包括第一电介质层和不同于所述第一电介质层的第二电介质层。3.根据权利要求1所述的方法，其中，形成所述临时顶部选择性栅极切口包括：在所述交替的电介质叠层的上部中形成沿横向延伸的沟槽；以及在所述沟槽中形成牺牲壁。4.根据权利要求3所述的方法，其中，形成所述沟槽包括：蚀刻所述交替的电介质叠层的顶部三个电介质层对以形成所述沟槽。5.根据权利要求3所述的方法，其中，形成所述牺牲壁包括：将填充材料设置到所述沟槽中以形成所述牺牲壁；其中，所述填充材料在约200℃至约400℃的温度范围内是物理和化学稳定的。6.根据权利要求5所述的方法，其中，设置所述填充材料包括沉积与溶剂混合的碳质无机物质。7.根据权利要求3所述的方法，其中，去除所述临时顶部选择性栅极切口包括：执行灰化工艺以同时清洁所述多个沟道孔并去除所述牺牲壁。8.根据权利要求3所述的方法，其中，同时形成所述多个沟道结构和所述顶部选择性栅极切口结构包括：在所述多个沟道孔的侧壁上形成功能层，并同时在所述沟槽的侧壁上形成虚设功能层；然后形成覆盖每个沟道孔中的所述功能层的沟道层，并同时形成覆盖所述沟槽中的所述虚设功能层的虚设沟道层；然后形成填充每个沟道孔的电介质填充结构，并同时形成填充所述沟槽的电介质填充壁；以及然后在所述电介质填充壁上在每个沟道孔的顶部上形成沟道插塞，并同时在所述沟槽中的所述电介质填充壁上形成虚设沟道条状覆盖物。9.根据权利要求8所述的方法，还包括：在形成所述功能层之前，在所述衬底的由所述多个沟道孔暴露的表面上形成外延层；其中：所述沟道层与每个沟道孔中的所述外延层接触；每个沟道结构包括所述外延层、所述功能层、所述沟道层、所述电介质填充结构和所述沟道插塞；以及所述顶部选择性栅极切口结构包括所述虚设功能层、所述虚设沟道层、所述电介质填充壁和所述虚设沟道条状覆盖物。10.根据权利要求8所述的方法，其中，同时形成所述功能层和所述虚设功能层包括：在所述多个沟道孔的侧壁上形成阻挡层，并同时在所述沟槽的侧壁上形成虚设阻挡层；然后在每个沟道孔中的所述阻挡层的表面上形成储存层，并同时在所述沟槽中的所述虚设阻挡层的表面上形成虚设储存层；以及然后在每个沟道孔中的所述储存...
【专利技术属性】
技术研发人员：张坤，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。