3D存储器件及其制造方法技术

本申请公开了一种3D存储器件及其制造方法。该3D存储器件包括：半导体衬底；栅叠层结构，位于半导体衬底上，包括交替堆叠的多个栅极导体与多个层间绝缘层；多个沟道柱，贯穿栅叠层结构；隔离结构，贯穿栅叠层结构，用于分隔至少部分沟道柱；以及多个导电柱，贯穿隔离结构，并且沿第一方向设置在隔离结构中，每个导电柱用于通过半导体衬底向沟道柱供电，其中，第一方向包括隔离结构的长度方向。

【技术实现步骤摘要】
3D存储器件及其制造方法
本专利技术涉及存储器技术，更具体地，涉及3D存储器件及其制造方法。
技术介绍
存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。现有的3D存储器件主要用作非易失性的闪存。两种主要的非易失性闪存技术分别采用NAND和NOR结构。与NOR存储器件相比，NAND存储器件中的读取速度稍慢，但写入速度快，擦除操作简单，并且可以实现更小的存储单元，从而达到更高的存储密度。因此，采用NAND结构的3D存储器件获得了广泛的应用。在NAND结构的3D存储器件中，阵列结构包括栅叠层结构、贯穿栅叠层结构的沟道柱以及导电通道，采用栅叠层结构提供选择晶体管和存储晶体管的栅极导体，采用沟道柱提供选择晶体管和存储晶体管的沟道层与栅介质叠层，以及采用导电通道实现存储单元串的互连。然而，若要使晶片的翘曲度与阻值同时满足要求，需要采用多种材料按比本文档来自技高网...

【技术保护点】
1.一种3D存储器件，包括:半导体衬底；栅叠层结构，位于所述半导体衬底上，包括交替堆叠的多个栅极导体与多个层间绝缘层；多个沟道柱，贯穿所述栅叠层结构；隔离结构，贯穿所述栅叠层结构，用于分隔至少部分所述沟道柱；以及多个导电柱，贯穿所述隔离结构，并且沿第一方向设置在所述隔离结构中，每个所述导电柱用于通过所述半导体衬底向所述沟道柱供电，其中，所述第一方向包括所述隔离结构的长度方向。

【技术特征摘要】
1.一种3D存储器件，包括:半导体衬底；栅叠层结构，位于所述半导体衬底上，包括交替堆叠的多个栅极导体与多个层间绝缘层；多个沟道柱，贯穿所述栅叠层结构；隔离结构，贯穿所述栅叠层结构，用于分隔至少部分所述沟道柱；以及多个导电柱，贯穿所述隔离结构，并且沿第一方向设置在所述隔离结构中，每个所述导电柱用于通过所述半导体衬底向所述沟道柱供电，其中，所述第一方向包括所述隔离结构的长度方向。2.根据权利要求1所述的3D存储器件，其中，在与所述半导体衬底表面垂直的方向上，所述隔离结构的侧表面与所述交替堆叠的多个栅极导体与多个层间绝缘层对齐。3.根据权利要求1所述的3D存储器件，其中，所述导电柱包括芯部以及围绕所述芯部的黏合层。4.根据权利要求3所述的3D存储器件，其中，所述芯部的材料选自多晶硅和/或钨。5.根据权利要求3所述的3D存储器件，其中，所述黏合层的材料包括氧化铝和/或氮化钛。6.根据权利要求1-5任一所述的3D存储器件，其中，所述多个导电柱均匀分布在所述隔离结构中。7.根据权利要求1-5任一所述的3D存储器件，其中，所述隔离结构的材料包括氧化物。8.一种制造3D存储器件的方法，包括：在所述半导体衬底上形成栅叠层结构，包括交替堆叠的多个栅极导体与多个层间绝缘层；以及贯穿所述栅叠层结构形成多个沟道柱，所述方法还包括：贯穿所述栅叠层结构形成隔离结构，用于分隔至少部分所述沟道柱；以及沿第一方向在所...

【专利技术属性】
技术研发人员：夏季，孙坚华，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42