互连结构及半导体器件制造技术

本实用新型专利技术提供一种互连结构及半导体器件，所述互连结构包括：基底、第一层间介质层、金属互连线、低介电常数介质层以及绝缘层，第一层间介质层位于基底上，且第一层间介质层内形成有多个贯穿第一层间介质层的凹槽，金属互连线填充于第一层间介质层的凹槽内，低介电常数介质层位于金属互连线的侧壁上，并且低介电常数介质层和第一层间介质层之间间隔有一间隙，绝缘层覆盖第一层间介质层、金属互连线与低介电常数介质层，并遮盖间隙的顶部，以界定出空气隙在低介电常数介质层和第一层间介质层之间，空气隙具有较小的介电常数，能够减小相邻金属互连线之间的寄生电容，从而减少寄生电容造成的RC延迟。

【技术实现步骤摘要】
互连结构及半导体器件
本技术涉及半导体
，特别涉及一种互连结构及半导体器件。
技术介绍
在现有技术中为了减少电阻电容(RC)延迟，一方面，使用金属铜连线取代金属铝连线。因为铜的电阻率只有铝的一半左右，较低的电阻率可以减少金属互联的电阻，从而减少RC延时；另一方面，使用低介电常数(即Lowk低介电常数，其中，k是材料的介电常数的度量)的材料作为介质层以减少寄生电容，从而也可以减少相应的RC延迟。但是随着集成电路芯片中器件特征尺寸的不断减小，金属互连线中的电路密度不断增加，导致同一层相邻的金属互连线离得越来越近，RC延迟在所难免，并且现有技术中的大马士革工艺还存在着沟槽图案难以控制的缺点，即使使用lowk材料作为介质层，相邻的沟槽之间依然有可能产生较大的寄生电容，因此需要一种新的金属互连工艺来进一步降低由寄生电容造成的RC延迟。
技术实现思路
本技术的主要目的在于提供一种互连结构及半导体器件，在相邻金属互连线之间形成空气隙，减少由寄生电容造成的RC延迟。为实现上述目的，本技术提供一种互连结构，包括：基底；第一层间介质层，位于所述基底上，且所述第一层间介质层内形成有多个贯穿所述第一层间介质层本文档来自技高网...

【技术保护点】
1.一种互连结构，其特征在于，包括：基底；第一层间介质层，位于所述基底上，且所述第一层间介质层内形成有多个贯穿所述第一层间介质层的凹槽；金属互连线，填充于所述第一层间介质层的所述凹槽内；低介电常数介质层，位于所述金属互连线的侧壁上，并且所述低介电常数介质层和所述第一层间介质层之间间隔有一间隙；以及，绝缘层，覆盖所述第一层间介质层、所述金属互连线与所述低介电常数介质层，并遮盖所述间隙的顶部，以界定出空气隙在所述低介电常数介质层和所述第一层间介质层之间。

【技术特征摘要】
1.一种互连结构，其特征在于，包括：基底；第一层间介质层，位于所述基底上，且所述第一层间介质层内形成有多个贯穿所述第一层间介质层的凹槽；金属互连线，填充于所述第一层间介质层的所述凹槽内；低介电常数介质层，位于所述金属互连线的侧壁上，并且所述低介电常数介质层和所述第一层间介质层之间间隔有一间隙；以及，绝缘层，覆盖所述第一层间介质层、所述金属互连线与所述低介电常数介质层，并遮盖所述间隙的顶部，以界定出空气隙在所述低介电常数介质层和所述第一层间介质层之间。2.如权利要求1所述的互连结构，其特征在于，还包括阻挡层，位于所述金属互连线的侧壁及底部，且所述金属互连线侧壁上的所述阻挡层位于所述金属互连线与所述低介电常数介质层之间。3.如权利要求2所述的互连结构，其特征在于，还包括：第二层间介质层与导电插塞，所述第二层间介质层位于所述基底与所述第一层间介质层之间，且在所述第二层间介质层内形成有暴露所...

【专利技术属性】
技术研发人员：吴双双，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽,34