半导体结构的表面修正结构以及修正方法技术

本申请公开了一种半导体结构的表面修正结构以及修正方法，该半导体结构的表面修正结构包括：背膜，所述背膜位于半导体结构的表面并与之邻接；以及应力层，所述应力层与所述背膜邻接。该修正结构为后续的覆盖层提供了平整的表面，适用于各种方向性的表面翘曲，从而可以提高半导体器件的良率和可靠性。

【技术实现步骤摘要】
半导体结构的表面修正结构以及修正方法
本专利技术涉及半导体技术，更具体地，涉及半导体结构的表面翘曲(bow)修正结构以及修正方法。
技术介绍
半导体技术的发展方向是特征尺寸的减小和集成度的提高。对于存储器件而言，存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。该3D存储器件例如是包括晶圆及栅叠层结构的半导体结构，其中，采用栅叠层结构提供选择晶体管和存储晶体管的栅极导体，采用贯穿叠层结构的沟道柱提供选择晶体管和存储晶体管的沟道层、以及夹在栅极导体和沟道层之间的栅极电介质。由于堆叠多个不同材料组成的薄膜，半导体结构产生累积的应力，导致半导体结构在垂直于堆叠方向的平面内发生翘曲。在实际情况中，由于晶圆正面受到应力的不对称性，经常会造成晶圆各种形态的不对称的翘曲，例如为鞍形翘曲，导致晶圆容易发生碎片等问题。期望进一步改进半导体结构的表面修正结构及其修正方法，从而提高3D存储器件的良率和可靠性。
技术实现思路
鉴于上述问题，本专利技术的目的在于提供一种半导体结构的表面修正结构以及修正方法，其中，在半导体结构背部形成背膜，以及根据翘曲的方向性设计背膜的开口，形成填充开口的应力层，从而重新恢复平整的表面。根据本专利技术的一方面，提供了一种半导体结构的表面修正结构，包括：背膜，所述背膜位于半导体结构的表面并与之邻接；以及应力层，所述应力层与所述背膜邻接。优选地，所述背膜中包括开口，所述应力层位于所述开口中。优选地，所述半导体结构包括晶片以及位于所述晶片第一表面的栅叠层结构，所述背膜位于所述晶片的第二表面，所述晶片的第一表面与第二表面彼此相对。优选地，所述开口的数量至少为一个，所述开口的形状包括多边形、圆形、环形及其任意组合。优选地，所述开口关于所述半导体结构的中心对称分布。优选地，所述开口关于所述半导体结构的中心非对称分布。优选地，所述开口从所述背膜的表面延伸至所述背膜的内部的任意深度。优选地，所述开口贯穿所述背膜，延伸至所述半导体结构的所述表面。优选地，所述应力层的材料包括具有收缩应力的材料、具有扩张应力的材料、和具有低应力的材料中的至少一种。优选地，所述应力层的表面覆盖有薄膜，所述薄膜的厚度不影响所述半导体结构的宏观应力。根据本专利技术的另一方面，提供了一种半导体结构的表面修正方法，包括：形成背膜，所述背膜位于半导体结构的表面并与之邻接；形成位于所述背膜上的开口；以及形成位于所述开口内的应力层，从而恢复至平整的表面。优选地，形成位于所述背膜上的开口的步骤包括：测量所述半导体结构的表面翘曲；根据翘曲的方向性设计掩模图案；以及蚀刻所述背膜，形成位于所述背膜上的开口。优选地，在所述应力层的表面形成薄膜，所述薄膜的厚度不影响所述半导体结构的宏观应力。优选地，在形成位于所述开口内的应力层之后，还包括：对所述半导体结构的表面进行平坦化处理，所述平坦化处理包括化学机械抛光。根据本专利技术实施例的半导体结构的表面修正结构以及修正方法，半导体结构例如为3D存储器件，其中，在半导体结构背部形成背膜，以及根据翘曲的方向性设计位于背膜的开口，形成填充开口的应力层，从而重新恢复平整的表面。该修正方法为后续的覆盖层提供了平整的表面，不仅适用于各向同性的表面翘曲，而且适用于各向异性的表面翘曲，因而可以提高半导体器件的良率和可靠性。该表面修正结构可以明显减小半导体结构的表面翘曲，半导体结构例如为3D存储器件，从而允许半导体结构中包括更多层面的栅极导体。由于该表面修正方法具有各向异性表面翘曲的修正能力，因此，即使该半导体结构中包含复杂图案产生的应力，导致各向异性表面翘曲，也能重新恢复至平整表面。该表面修正方法可以增加3D存储器件的堆叠层数和复杂结构，从而有利于进一步缩小存储单元的芯片占用面积，提高存储密度。进一步地，该表面修正结构通过控制背膜的厚度以及应力层的深度、位置和形状等参数，可以方便地控制应力的大小和位置分布，降低了控制表面修正的工艺难度。并且该表面修整方法不通过增加热量来释放应力，不受热预算限制(thermalbudgetlimitation)，从而使表面修正的窗口更大，降低工艺难度，提升表面修正的质量。进一步地，该表面修正结构通过在半导体结构的背部形成背膜和应力层，不会对位于半导体结构表面的器件结构造成损坏。并且该表面修正方法不直接蚀刻半导体结构，从而不会对半导体结构的机械强度造成影响，从而达到了表面修正且不会对半导体结构造成损坏的目的。附图说明通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和优点将更为清楚，在附图中：图1a和1b分别示出3D存储器件的存储单元串的电路图和结构示意图。图2示出3D存储器件的透视图。图3a至3e示出本专利技术实施例的修正结构制造方法的各个阶段的截面图。图4a和4b分别示出根据本专利技术第一实施例提供的修正结构的截面图。图5a和5b分别示出根据本专利技术第二实施例提供的修正结构的截面图。图6a至6c分别示出根据本专利技术第三实施例提供的修正结构的截面图。图7a至7c分别示出根据本专利技术第一实施例提供的半导体结构的应力模拟数据坐标图。图8示出根据本专利技术第一实施例提供的半导体结构的内联实验数据坐标图。具体实施方式以下将参照附图更详细地描述本专利技术。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。在下文中描述了本专利技术的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本专利技术。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本专利技术。在本申请中，术语“半导体结构”指在制造存储器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。在下文中，除非特别指出，“半导体结构”指的是包括晶片及其上形成的栅叠层结构的中间结构。本申请的专利技术人发现，在3D存储器件中，在晶片上形成栅叠层结构之后的半导体结构容易发生翘曲，结果，随后形成的覆盖层(例如，布线层)和导电通道难以与贯穿栅叠层结构的沟道柱对准，并且可能使晶圆发生碎片等更严重的问题。半导体结构的翘曲使得最终形成的3D存储器件的良率和可靠性降低。随着栅叠层结构中栅极导体的层数增加，例如从32层增加至64层，半导体结构中累积的应力也会增加，导致翘曲越来越严重。因此，提高3D存储器件的存储密度需要解决的重要问题就是修正半导体结构的翘曲，以便重新获得平整的表面。现有本文档来自技高网...

【技术保护点】
1.一种半导体结构的表面修正结构，包括：背膜，所述背膜位于半导体结构的表面并与之邻接；以及应力层，所述应力层与所述背膜邻接。

【技术特征摘要】
1.一种半导体结构的表面修正结构，包括：背膜，所述背膜位于半导体结构的表面并与之邻接；以及应力层，所述应力层与所述背膜邻接。2.根据权利要求1所述的修正结构，其中，所述背膜中包括开口，所述应力层位于所述开口中。3.根据权利要求1所述的修正结构，其中，所述半导体结构包括晶片以及位于所述晶片第一表面的栅叠层结构，所述背膜位于所述晶片的第二表面，所述晶片的第一表面与第二表面彼此相对。4.根据权利要求2所述的修正结构，其中，所述开口的数量至少为一个，所述开口的形状包括多边形、圆形、环形及其任意组合。5.根据权利要求2所述的修正结构，其中，所述开口关于所述半导体结构的中心对称分布。6.根据权利要求2所述的修正结构，其中，所述开口关于所述半导体结构的中心非对称分布。7.根据权利要求2所述的修正结构，其中，所述开口从所述背膜的表面延伸至所述背膜的内部的任意深度。8.根据权利要求2所述的修正结构，其中，所述开口贯穿所述背膜，延伸至所述半导体结构的所述表面。9.根据权...

【专利技术属性】
技术研发人员：罗世金，胡明，鲍琨，夏志良，程纪伟，孙中旺，张坤，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42