本发明专利技术提供一种基于人机界面与电流监测的现场可编程门阵列(即FPGA)硬件木马检测系统，它是由5V直流电源、人机界面、联合测试工作组(即JTAG)模块、驱动电路、电流示波器、测试对象(FPGA)、时钟生成芯片、外部时钟源组成；在测试过程中，人机界面通过JTAG接口与时钟生成芯片通讯，生成芯片接收到时钟程序，输出到测试对象中；测试对象按照时钟频率工作，其全局电流被电流示波器检测并上传到人机界面；人机界面接收到测试对象在不同工作频率下的全局电流与预设的无硬件木马芯片数据进行对比，判断测试对象是否植入了硬件木马；本发明专利技术操作简单，维护容易，使用安全可靠，具有实际推广应用价值。
【技术实现步骤摘要】
一种基于人机界面与电流监测的FPGA硬件木马检测系统(一)
：本专利技术设计一种基于人机界面与电流监测的现场可编程门阵列(即FPGA)硬件木马检测系统，它涉及FPGA芯片的制造和使用过程。它主要针对FPGA芯片使用时的安全性需求，设计的一套基于人机界面与电流监测的FPGA硬件木马检测系统，属于电子产品测试领域。(二)
技术介绍
随着我国武器装备用电子元器件自主可控的国家战略需求，近年国家投入了大量经费开展了诸如FPGA等核心元器件的国产研制工作，并广泛应用于航空、航天等军工型号中。由于FPGA工艺的精密性和复杂性，其制造过程需要在专业的芯片制造工厂内完成。因此，FPGA的研发工作一般都是由设计师完成电路的设计，然后将包含电路版图信息的文件交给芯片代工厂，必要时甚至需在其它国家加工，这使加工环节脱离安全控制，为硬件木马攻击提供了可能，也使集成电路面临硬件木马的威胁。因此，设计高可靠、高精度、自动化的FPGA硬件木马检测系统具有十分重要的意义。硬件木马作为电路中额外的结构，必然会引起与原电路不同的性能变化，在不同程度上会改变电路的参数特征。通过检测这些信号的变化，理论上可以辨识出芯片中是否被植入了硬件木马。基于旁路信号分析的硬件木马检测方法，目前比较成熟的主要有基于电流信号的检测方法和基于时序信号的监测分析。基于电流信号的检测方法，是针对硬件木马的嵌入对硬件木马造成的功率变化进行检测分析。硬件木马也是一种功能性电路，有着设定的输入输出(激活时)，电路中既然增加了多余的电路结构，就必然会造成电流的变化，通过对电流变化的分析就可以识别出芯片电路是否发生了改变、是否被植入了硬件木马。现有测试平台大多基于市场上的FPGA开发板，考虑到针对于硬件木马检测需求而言，现有开发板存在许多功能冗余，例如数模转换器和模数转换器，而这些芯片的功率受工作频率以及工艺偏差影响，对检测结果的影响较大。为准确检测FPGA的侧信道功率信号，验证硬件木马检测方法的有效性，设计硬件木马检测平台。基于人机界面与电流监测的FPGA硬件木马检测系统用于FPGA的自动化测试，在人机界面可设置不同工作频率，频率精度设置达到0.5MHz，符合航天产品高精度频率要求。人机界面通过JTAG接口与时钟生成芯片通讯，在测试过程中，生成芯片接收到人机界面传送的时钟程序，基于外部时钟源的基准时钟频率，转化设置的工作频率，输出到测试对象中。测试对象按照时钟生成芯片输出的时钟频率工作，其全局电流被电流示波器检测并上传到人机界面。人机界面接收到测试对象在不同工作频率下的全局电流与预设的无硬件木马芯片数据进行对比，判断测试对象是否植入了硬件木马。使用过程中极大简化了操作流程，减轻了试验人员的负担。(三)
技术实现思路
：1.目的：本专利技术的目的是提供种基于人机界面与电流监测的FPGA硬件木马检测系统，该系统由5V直流电源、人机界面、联合测试工作组(即JTAG)模块、驱动电路、电流示波器、测试对象(FPGA)、时钟生成芯片、外部时钟源组成。设计人机界面程序、时钟生成程序、全局电流处理程序，实现对FPGA的批量化，高精度测试工作，在试验中通过人机界面设置不同的工作频率，实现测试对象工作频率的精确控制，利用电流示波器检测不同工作频率下测试对象的全局电流并上传至人界面，人机界面通过计算测试对象的马氏距离并与无木马的马氏距离对比，判断测试对象是否植入硬件木马，为FPGA的使用提供充分的可靠性论据。2.技术方案：本专利技术提出一种基于人机界面与电流监测的FPGA硬件木马检测系统，其特征在于：它是由5V直流电源、人机界面、联合测试工作组(即JTAG)模块、驱动电路、电流示波器、测试对象(FPGA)、时钟生成芯片、外部时钟源组成；它们相互之间的关系是：5V直流电源为驱动电路、测试对象、时钟生成芯片、外部时钟源供电；驱动电路与5V直流电源构成测试对象、时钟生成芯片和外部时钟源的供电端；外部时钟源由驱动电路驱动，产生时钟信号输入到时钟生成芯片中，作为时钟生成芯片的基准时钟；时钟生成芯片接收外部时钟源的时钟信号作为基准信号，并通过芯片改变时钟信号的频率输入到测试对象(FPGA)中，作为测试对象的全局时钟；电流示波器监测测试对象的全局电流，并将电流数据上传至人机界面；人机界面具有两个功能，一是通过USB接口与JTAG模块相连将设置好的芯片程序下载到芯片中以改变时钟生成芯片的输出频率，二是采集电流示波器监测到的全局电流，并对不同频率下的电流数据进行处理，判断测试对象是否被植入硬件木马。JTAG模块将人机交互的程序下载到时钟生成芯片中的芯片中；其中，5V直流电源指220V交流电输入，5V、10A输出的开关电源S-5-10，其与驱动电路相连作为供电端；其中，驱动电路分为两部分，一部分作为测试对象和时钟生成芯片的供电端，一部分作为外部时钟输入的供电端；该驱动电路的结构是：由两块TI公司的tps54331型DC-DC电源芯片构成，将5V电压转化成3.3V和1.2V电压，分别给时钟芯片和外部时钟输入电路供电；其中，JTAG模块是指一种基于国际标准测试协议(JTAG)的接口，包含模式选择(即TMS)、时钟(即TCK)、数据输入(即TDI)和数据输出线(即TDO)；它们相互之间的关系是：TMS选择信号驱动测试访问端口控制器的状态，TCK为TDI和TDO提供时钟信号作为工作频率，TDI用于向芯片输入测试程序；TDO用于接收芯片的反馈信号；该模式选择即TMS是：FPGA程序下载模式；该时钟即TCK是：ISE程序设定的程序下载；该数据输入即TDI是：ISE程序中的bit文件用于FPGA配置；该数据输出线即TDO是：FPGA反馈的程序下载完成信号；其中，人机界面是指包含时钟生成程序和全局电流处理程序的个人电脑；时钟生成程序通过ISE编写，写入后能与时钟生成芯片中的芯片进行通讯操作，并可基于外部时钟源的基准时钟，更改时钟生成芯片的输出时钟，即测试对象的输入时钟；全局电流处理程序能与时钟生成芯片中的芯片进行通讯操作，并可采集和处理电流示波器上传的全局电流数据；该时钟生成程序是：以外部时钟输入的时钟频率为基准频率，通过时钟生成电路对基准频率进行分频及倍频，以输出多种不同的时钟频率；该全局电流处理程序是：计算测试数据集的马氏距离，并与预先设定好的无硬件木马马氏距离范围进行对比；其中，电流示波器是用于监测测试对象的全局电流，选用现有产品(如型号为“DSOX2002A”的是德科技公司生产的示波器)；其中，测试对象(即FPGA)是指被检测的未知安全性的现场可编程门阵列(即FPGA)芯片；其中，时钟生成芯片由另一块FPGA组成，用于将外部时钟源的基准时钟改为不同的时钟输入到测试对象中，以观测不同工作频率下测试对象的全局电流；该时钟生成芯片是：XC6SLX9-2TQG144C型FPGA；其中，该外部时钟源由25MHz的有源石英晶振构成，由驱动电路供电，产生精准的基准时钟到时钟生成芯片中；该有源石英晶振是：TXC生产的25MHz有源石英晶振。本专利技术所述的一种基于人机界面与电流监测的FPGA硬件木马检测系统，该测试系统的操作实施步骤如下：步骤一：按DC5V电源开关，系统开机运行，人机界面出现程序选择的页面；点击人机界面“自检”按钮，观察自检本文档来自技高网...
【技术保护点】
1.一种基于人机界面与电流监测的FPGA硬件木马检测系统，其特征在于：它是由5V直流电源、人机界面、联合测试工作组即JTAG模块、驱动电路、电流示波器、测试对象即FPGA、时钟生成芯片、外部时钟源组成；它们相互之间的关系是：5V直流电源为驱动电路、测试对象、时钟生成芯片、外部时钟源供电；驱动电路与5V直流电源构成测试对象、时钟生成芯片和外部时钟源的供电端；外部时钟源由驱动电路驱动，产生时钟信号输入到时钟生成芯片中，作为时钟生成芯片的基准时钟；时钟生成芯片接收外部时钟源的时钟信号作为基准信号，并通过芯片改变时钟信号的频率输入到测试对象即FPGA中，作为测试对象的全局时钟；电流示波器监测测试对象的全局电流，并将电流数据上传至人机界面；人机界面具有两个功能，一是通过USB接口与JTAG模块相连将设置好的芯片程序下载到芯片中以改变时钟生成芯片的输出频率，二是采集电流示波器监测到的全局电流，并对不同频率下的电流数据进行处理，判断测试对象是否被植入硬件木马；JTAG模块将人机交互的程序下载到时钟生成芯片中的芯片中；其中，5V直流电源指220V交流电输入，5V、10A输出的开关电源S‑5‑10，其与驱动电路相连作为供电端；其中，驱动电路分为两部分，一部分作为测试对象和时钟生成芯片的供电端，一部分作为外部时钟输入的供电端；其中，JTAG模块是指一种基于国际标准测试协议即JTAG的接口，包含模式选择即TMS、时钟即TCK、数据输入即TDI和数据输出线即TDO；它们相互之间的关系是：TMS选择信号驱动测试访问端口控制器的状态，TCK为TDI和TDO提供时钟信号作为工作频率，TDI用于向芯片输入测试程序；TDO用于接收芯片的反馈信号；该模式选择即TMS是：FPGA程序下载模式；该时钟即TCK是：ISE程序设定的程序下载；该数据输入即TDI是：ISE程序中的bit文件用于FPGA配置；该数据输出线即TDO是：FPGA反馈的程序下载完成信号；其中，人机界面是指包含时钟生成程序和全局电流处理程序的个人电脑；时钟生成程序通过ISE编写，写入后能与时钟生成芯片中的芯片进行通讯操作，并能基于外部时钟源的基准时钟，更改时钟生成芯片的输出时钟，即测试对象的输入时钟；全局电流处理程序能与时钟生成芯片中的芯片进行通讯操作，并能采集和处理电流示波器上传的全局电流数据；该时钟生成程序是：以外部时钟输入的时钟频率为基准频率，通过时钟生成电路对基准频率进行分频及倍频，以输出复数种不同的时钟频率；该全局电流处理程序是：计算测试数据集的马氏距离，并与预先设定好的无硬件木马马氏距离范围进行对比；其中，电流示波器是用于监测测试对象的全局电流，选用现有产品；其中，测试对象即FPGA是指被检测的未知安全性的现场可编程门阵列即FPGA芯片；其中，时钟生成芯片由另一块FPGA组成，用于将外部时钟源的基准时钟改为不同的时钟输入到测试对象中，以观测不同工作频率下测试对象的全局电流；其中，该外部时钟源由25MHz的有源石英晶振构成，由驱动电路供电，产生精准的基准时钟到时钟生成芯片中。...
【技术特征摘要】
1.一种基于人机界面与电流监测的FPGA硬件木马检测系统，其特征在于：它是由5V直流电源、人机界面、联合测试工作组即JTAG模块、驱动电路、电流示波器、测试对象即FPGA、时钟生成芯片、外部时钟源组成；它们相互之间的关系是：5V直流电源为驱动电路、测试对象、时钟生成芯片、外部时钟源供电；驱动电路与5V直流电源构成测试对象、时钟生成芯片和外部时钟源的供电端；外部时钟源由驱动电路驱动，产生时钟信号输入到时钟生成芯片中，作为时钟生成芯片的基准时钟；时钟生成芯片接收外部时钟源的时钟信号作为基准信号，并通过芯片改变时钟信号的频率输入到测试对象即FPGA中，作为测试对象的全局时钟；电流示波器监测测试对象的全局电流，并将电流数据上传至人机界面；人机界面具有两个功能，一是通过USB接口与JTAG模块相连将设置好的芯片程序下载到芯片中以改变时钟生成芯片的输出频率，二是采集电流示波器监测到的全局电流，并对不同频率下的电流数据进行处理，判断测试对象是否被植入硬件木马；JTAG模块将人机交互的程序下载到时钟生成芯片中的芯片中；其中，5V直流电源指220V交流电输入，5V、10A输出的开关电源S-5-10，其与驱动电路相连作为供电端；其中，驱动电路分为两部分，一部分作为测试对象和时钟生成芯片的供电端，一部分作为外部时钟输入的供电端；其中，JTAG模块是指一种基于国际标准测试协议即JTAG的接口，包含模式选择即TMS、时钟即TCK、数据输入即TDI和数据输出线即TDO；它们相互之间的关系是：TMS选择信号驱动测试访问端口控制器的状态，TCK为TDI和TDO提供时钟信号作为工作频率，TDI用于向芯片输入测试程序；TDO用于接收芯片的反馈信号；该模式选择即TMS是：FPGA程序下载模式；该时钟即TCK是：ISE程序设定的程序下载；该数据输入即TDI是：ISE程序中的bit文件用于FPGA配置；该数据输出线即TDO是：FPGA反馈的程序下载完成信号；其中，人机界面是指包含时钟生成程序和全局电流处理程序的个人电脑；时钟生成程序通过ISE编写，写入后能与时钟生成芯片中的芯片进行通讯操作，并能基于外部时钟源的基准时钟，更改时钟生成芯片的输出时钟，即测试对象的输入时钟；全局电流处理程序能与时钟生成芯片中的芯片进行通讯操作，并能采集和处理电流示波器上传的全局电流数据；该时钟生成程序是：以外部时钟输入的时钟频率为基准频率，通过时钟生成电路对基准频率进行分频及倍频，以输出复数种不同的时钟频率；该全局电流处理程序是：计算测试数据集的马氏距离，并与预先设定好的无硬件木马马氏距离范围进行对比；其中，电流示波器是用于监测测试对象的全局电流，选用现有产品；其中，测试对象即FPGA是指被检测的未知安全性的现场可编程门阵列即FPGA芯片；其中，时钟生成芯片由另一块FPGA组成，用于将外部时钟源的基准...
【专利技术属性】
技术研发人员：杨达明，黄姣英，高成，
申请(专利权)人：北京航空航天大学，
类型：发明
国别省市：北京,11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。