用于PFM模式升压型DC‑DC转换器的自适应导通时间控制电路制造技术

本发明专利技术提供一种适用于PFM模式的升压型DC‑DC转换器的自适应导通时间控制电路(10)，包括输入电压采样与偏置模块(100)、电容充放电模块(101)及电压比较与逻辑产生模块(102)；其中，所述输入电压采样与偏置模块(100)、所述电容充放电模块(101)及所述电压比较与逻辑产生模块(102)依次串行连接，且所述自适应导通时间控制电路(10)接收所述DC‑DC转换器的相位控制信号并向所述DC‑DC转换器的第一驱动模块输出开关控制信号。本电路无需额外的电感电流检测电路，可有效解决PFM模式的升压型DC‑DC转换器的输出电压纹波随输入电压纹波增大的问题。

【技术实现步骤摘要】
用于PFM模式升压型DC-DC转换器的自适应导通时间控制电路
本专利技术涉及电子元器件领域，尤其涉及一种用于PFM模式升压型DC-DC转换器的自适应导通时间控制电路。
技术介绍
近年来，基于WBAN(无线体域网)的智能可穿戴设备成为热门的研究课题。由于体积和可靠性的限制，传统锂电池供电成为智能可穿戴设备用户体验的瓶颈，热电发生器、单太阳能电池和燃料电池等在这一方面有着很大的潜能。然而，这些能源通常只能提供一个很低的电压和较低的功率。一个升压型转换器能有效的解决这个问题。通常应用于无线传感器中的能量源的提供功率较低，降低了转换器的负载功率，如何能提高转换器的转换效率成为一个重要的问题。相对于CCM模式，DCM模式能在轻载条件下工作，并且可以获得一个较快的瞬态响应。因为在轻载条件下，相比于PWM模式，PFM(脉冲宽度调制)降低了开关损耗从而获得一个较高的效率。然而，PFM调制的升压型转换器输出纹波会随着输入电压的增大而增大，在高输入电压时会产生一个大输出纹波。通常，为了解决升压型转换器输出纹波会随着输入电压的增大而增大的问题，一种方法是使用恒定峰值电流控制(CPIC)，稍微的改善了输出纹波随输入纹波上升的问题。恒定峰值电流控制通常需要一个对电感电流检测电路，消耗额外的功率，降低了转换器的效率。另一种方法是采用了自适应峰值电感电流控制方法(APIC)，通过对峰值电流进行指数项的衰减降低输出电压纹波。然而其指数的衰减降低了其输入电压的范围。在输入电压较小时，理论的峰值电流为负值，电路难以正常工作；在输入电压较大时输出纹波的衰减效果不够理想。
技术实现思路
因此，为解决现有技术存在的技术缺陷和不足，本专利技术提出了一种用于PFM模式升压型DC-DC转换器的自适应导通时间控制电路(10)，包括输入电压采样与偏置模块(100)、电容充放电模块(101)及电压比较与逻辑产生模块(102)；其中，输入电压采样与偏置模块(100)、电容充放电模块(101)及电压比较与逻辑产生模块(102)依次串行连接，且自适应导通时间控制电路(10)接收DC-DC转换器的相位控制信号并向DC-DC转换器的第一驱动模块输出开关控制信号。在本专利技术提供的一个实施例中，升压型DC-DC转换器包括电压源(source_Vin)、电感(L)、第一开关(S1)、第一驱动模块、第二开关(S2)、第二驱动模块、电容(C)、转换器电阻(RLoad)、第一反馈电阻(RFB1)、第二反馈电阻(RFB2)及逻辑与控制单元；电感(L)、第二开关(S2)、第一反馈电阻(RFB1)、第二反馈电阻(RFB2)依次串联后并接于电压源(source_Vin)的两端；第一开关(S1)电连接至电感(L)与第二开关(S2)串联形成的节点及第二反馈电阻(RFB2)与电压源(source_Vin)串联形成的节点之间；电容(C)与转换器电阻(RLoad)并联后电连接至第二开关(S2)与第一反馈电阻(RFB1)串联形成的节点与第二反馈电阻(RFB2)与电压源(source_Vin)的负极串联形成的节点之间；逻辑与控制单元的输入端电连接至第一反馈电阻(RFB1)与第二反馈电阻(RFB2)串联形成的节点处，其第一输出端、第二输出端、第三输出端、第四输出端均电连接至自适应导通时间控制电路(10)，其第五输出端通过第二驱动模块电连接至第二开关(S2)的控制端。在本专利技术提供的一个实施例中，输入电压采样与偏置模块(100)包括：第一晶体管(P1)、第一偏置电流源(IBIAS)、第一分压电阻(R1)、第二分压电阻(R2)、第三开关(S3)、第四开关(S4)、第五开关(S5)、第六开关(S6)、第七开关(S7)、第八开关(S8)及第一电容(C1)；第一晶体管(P1)及第一偏置电流源(IBIAS)依次串接于第一输出电压端(VOUT)及接地端(GND)之间；第一分压电阻(R1)、第三开关(S3)、第二分压电阻(R2)及第四开关(S4)依次串接于第一输入电压端(VIN)与接地端(GND)之间；第五开关(S5)、第一电容(C1)及第八开关(S8)依次串接于第一晶体管(P1)的控制端及输入电压采样与偏置模块(100)的输出端(P_VBIAS)之间；第六开关(S6)串接于第三开关(S3)与第二分压电阻(R2)串接形成的节点(A)和第五开关(S5)与第一电容(C1)串接形成的节点(B)之间；第七开关(S7)串接于第二分压电阻(R2)与第四开关(S4)串接形成的节点(B)和第一电容(C1)与第八开关(S8)串联形成的节点(D)之间；第三开关(S3)、第四开关(S4)、第六开关(S6)及第七开关(S7)的控制端作为输入电压采样与偏置模块(100)的第一输入端，五开关(S5)的控制端作为输入电压采样与偏置模块(100)的第二输入端，第八开关(S8)的控制端作为输入电压采样与偏置模块(100)的第三输入端分别电连接逻辑与控制单元的第一输出端、第二输出端及第三输出端，以分别获取第一相位控制信号(Φ1)、第二相位控制信号(Φ2)及第三相位控制信号(Φ3)。在本专利技术提供的一个实施例中，第一晶体管(P1)为PMOS晶体管，相应地，第一晶体管(P1)的控制端为PMOS晶体管的栅极。在本专利技术提供的一个实施例中，第一相位控制信号(Φ1)与第二相位控制信号(Φ2)的相位相反。在本专利技术提供的一个实施例中，电容充放电模块(101)包括第二晶体管(P2)、第九开关(S9)、第十开关(S10)及第二电容(C2)；第二晶体管(P2)、第九开关(S9)及第二电容(C2)依次串接于第一输出电压端(VOUT)及接地端(GND)之间；第十开关(S10)电连接至第九开关(S9)与第二电容(C2)串联形成的节点与接地端(GND)之间；第二晶体管(P2)的控制端作为电容充放电模块(101)的第一输入端电连接输入电压采样与偏置模块(100)的输出端(P_VBIAS)；第九开关(S9)的控制端作为其第二输入端电连接逻辑与控制单元的第三输出端以获取第四相位控制信号(Φ4)；第十开关(S10)的控制端作为其第三输入端电连接逻辑与控制单元的第四输出端；第九开关(S9)与第二电容(C2)串联形成的节点作为电容充放电模块(101)的输出端(P_VCAP)电连接电压比较与逻辑产生模块(102)的输入端。在本专利技术提供的一个实施例中，第二晶体管(P2)为PMOS晶体管，相应地，第二晶体管(P2)的控制端为PMOS晶体管的栅极。在本专利技术提供的一个实施例中，电压比较与逻辑产生模块(102)包括第一比较器(Comparator1)及第一RS触发器(RStrigger1)；第一比较器(Comparator1)的正输入端电连接电容充放电模块(101)的输出端(P_VCAP)，其负输入端电连接第一基准电压(VREF)的输出端(P_VREF)，其输出端电连接第一RS触发器(RStrigger1)的R端；第一RS触发器(RStrigger1)的S端电连接逻辑与控制单元的第四输出端以获取第四相位控制信号(Φ4)，其Q端作为电压比较与逻辑产生模块(102)的输出端输出时钟信号(CLK)至第一驱动模块以实现对第一开关(S1)的控制。本专利技术针对DCM模式PFM控制的升压型DC-DC转换器，提出了一种适用于本文档来自技高网...

【技术保护点】
一种用于PFM模式升压型DC‑DC转换器的自适应导通时间控制电路(10)，其特征在于，包括输入电压采样与偏置模块(100)、电容充放电模块(101)及电压比较与逻辑产生模块(102)；其中，所述输入电压采样与偏置模块(100)、所述电容充放电模块(101)及所述电压比较与逻辑产生模块(102)依次串行连接，且所述自适应导通时间控制电路(10)接收所述DC‑DC转换器的相位控制信号并向所述DC‑DC转换器的第一驱动模块输出开关控制信号。

【技术特征摘要】
1.一种用于PFM模式升压型DC-DC转换器的自适应导通时间控制电路(10)，其特征在于，包括输入电压采样与偏置模块(100)、电容充放电模块(101)及电压比较与逻辑产生模块(102)；其中，所述输入电压采样与偏置模块(100)、所述电容充放电模块(101)及所述电压比较与逻辑产生模块(102)依次串行连接，且所述自适应导通时间控制电路(10)接收所述DC-DC转换器的相位控制信号并向所述DC-DC转换器的第一驱动模块输出开关控制信号。2.如权利要求1所述的电路，其特征在于，所述升压型DC-DC转换器包括电压源(source_Vin)、电感(L)、第一开关(S1)、第一驱动模块、第二开关(S2)、第二驱动模块、电容(C)、转换器电阻(RLoad)、第一反馈电阻(RFB1)、第二反馈电阻(RFB2)及逻辑与控制单元；所述电感(L)、所述第二开关(S2)、所述第一反馈电阻(RFB1)、所述第二反馈电阻(RFB2)依次串联后并接于所述电压源(source_Vin)的两端；所述第一开关(S1)电连接至所述电感(L)与所述第二开关(S2)串联形成的节点及所述第二反馈电阻(RFB2)与所述电压源(source_Vin)串联形成的节点之间；所述电容(C)与所述转换器电阻(RLoad)并联后电连接至所述第二开关(S2)与所述第一反馈电阻(RFB1)串联形成的节点与所述第二反馈电阻(RFB2)与所述电压源(source_Vin)的负极串联形成的节点之间；所述逻辑与控制单元的输入端电连接至所述第一反馈电阻(RFB1)与所述第二反馈电阻(RFB2)串联形成的节点处，其第一输出端、第二输出端、第三输出端、第四输出端均电连接至所述自适应导通时间控制电路(10)，其第五输出端通过第二驱动模块电连接至所述第二开关(S2)的控制端。3.如权利要求1所述的电路，其特征在于，所述输入电压采样与偏置模块(100)包括：第一晶体管(P1)、第一偏置电流源(IBIAS)、第一分压电阻(R1)、第二分压电阻(R2)、第三开关(S3)、第四开关(S4)、第五开关(S5)、第六开关(S6)、第七开关(S7)、第八开关(S8)及第一电容(C1)；所述第一晶体管(P1)及所述第一偏置电流源(IBIAS)依次串接于第一输出电压端(VOUT)及接地端(GND)之间；所述第一分压电阻(R1)、所述第三开关(S3)、所述第二分压电阻(R2)及所述第四开关(S4)依次串接于第一输入电压端(VIN)与所述接地端(GND)之间；所述第五开关(S5)、所述第一电容(C1)及所述第八开关(S8)依次串接于所述第一晶体管(P1)的控制端及所述输入电压采样与偏置模块(100)的输出端(P_VBIAS)之间；所述第六开关(S6)串接于所述第三开关(S3)与所述第二分压电阻(R2)串接形成的节点(A)和所述第五开关(S5)与所述第一电容(C1)串接形成的节点(B)之间；所述第七开关(S7)串接于所述第二分压电阻(R2)...

【专利技术属性】
技术研发人员：刘帘曦，廖栩锋，黄文斌，杨银堂，朱樟明，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61