一种3D NAND存储器结构及其晶圆减薄方法技术

本申请提供一种3D NAND存储器结构及其晶圆减薄方法，所述晶圆减薄方法包括：提供第一半导体衬底和第二半导体衬底，其中，第一半导体衬底用于形成外围电路，第二半导体衬底用于形成存储阵列，且第二半导体衬底背离形成存储阵列的表面为绝缘体上衬底结构，即包括厚度较大的支撑衬底、位于支撑衬底上的绝缘层和位于绝缘层上的薄层硅；在减薄过程中，首先对支撑衬底进行减薄，然后再将绝缘层背离薄层硅表面的支撑衬底去除。由于绝缘层和支撑衬底两者材料不同，具有明显的界面，也即绝缘层作为支撑衬底去除过程中的停止层，从而使得晶圆减薄工艺容易控制，最后形成的表面为绝缘层表面，具有较高的平整度。

A 3D NAND Memory Architecture and Its Wafer Thinning Method

The present application provides a 3D NAND memory structure and a wafer thinning method thereof. The wafer thinning method includes: providing a first semiconductor substrate and a second semiconductor substrate, wherein the first semiconductor substrate is used to form a peripheral circuit, the second semiconductor substrate is used to form a storage array, and the second semiconductor substrate deviates from the surface forming a storage array and is a substrate structure on an insulator. In the process of thinning, the supporting substrate is thinned first, and then the insulating layer deviates from the supporting substrate on the thin silicon surface is removed. Because of the difference between the insulating layer and the supporting substrate, there is a clear interface, that is, the insulating layer acts as the stop layer in the removal process of the supporting substrate, which makes the wafer thinning process easy to control, and the final surface is the insulating layer surface, which has a high smoothness.

【技术实现步骤摘要】
一种3DNAND存储器结构及其晶圆减薄方法
本专利技术涉及半导体器件制作
，尤其涉及一种3DNAND存储器结构及其晶圆减薄方法。
技术介绍
随着对集成度和存储容量的需求不断提高，3D(三维)NAND存储器应运而生。3DNAND存储器是一种基于平面NAND存储器的新型产品，这种产品的主要特色是将平面结构转化为立体结构，大大节省了硅片面积，降低制造成本，增加了存储容量。在3DNAND存储器结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的3DNAND存储器结构，然而，其他的电路例如解码器(decoder)、页缓冲(pagebuffer)和锁存器(latch)等，这些外围电路都是由CMOS器件形成的，CMOS器件的工艺无法与3DNAND器件的制作工艺兼容在一起。目前，是分别采用不同的工艺形成3DNAND存储器阵列和外围电路，然后通过键合技术将两者键合在一起。三维集成电路需要在两片晶圆键合的同时实现数千个芯片的内部互连，而这些需要对两片晶圆进行导电性键合，一般导电性连接可通过单纯的金属键合工艺和键合强度更高的混合键合工艺来实现，由于单纯的金属键合工艺所能达到的强度并不理想，所以混合键合工艺是目前三维集成电路中键合工艺的首选。在采用混合键合工艺将两片晶圆键合完成后，还需要对晶圆进行减薄，现有技术中晶圆减薄工艺步骤较多，且减薄终点难以控制，最后形成的晶圆表面也较为粗糙。
技术实现思路
有鉴于此，本专利技术提供一种3DNAND存储器结构及其晶圆减薄方法，以解决现有技术中晶圆减薄工艺步骤较多，且减薄终点难以控制，最后形成的晶圆表面也较为粗糙的问题。为实现上述目的，本专利技术提供如下技术方案：一种3DNAND晶圆减薄方法，包括：提供第一半导体衬底和第二半导体衬底，所述第一半导体衬底上形成有外围器件；所述第二半导体衬底上形成有存储阵列，所述第二半导体衬底包括绝缘体上衬底和形成在所述绝缘体上衬底表面的所述存储阵列；所述绝缘体上衬底包括支撑衬底、位于支撑衬底表面的绝缘层、位于绝缘层层背离所述支撑衬底表面的薄硅层；将所述第一半导体衬底形成有外围器件的表面与所述第二半导体衬底形成有存储阵列的表面进行键合；对所述第二半导体衬底的支撑衬底进行减薄；去除所述支撑衬底，暴露所述绝缘层表面，完成3DNAND晶圆的减薄。优选地，所述减薄具体采用刀刮方式进行减薄。优选地，所述去除所述支撑衬底，暴露所述绝缘层表面采用的工艺为湿法刻蚀工艺。优选地，所述绝缘层为氧化硅。优选地，所述湿法刻蚀工艺采用的腐蚀液为SC1溶液或SC2溶液；其中，SC1溶液为氨水：双氧水：水＝(1：1：5)～(1：2：7)；SC2溶液为氯化氢：双氧水：水＝(1：1：6)-(1：2：8)；比值为摩尔质量比。优选地，所述绝缘体上衬底的厚度为大于或等于775μm。优选地，所述对所述第二半导体衬底的支撑衬底进行减薄，将所述支撑衬底减薄至20μm-30μm，包括端点值。本专利技术还提供一种3DNAND存储器结构，采用上面任意一项所述的3DNAND晶圆减薄方法制作形成；所述3DNAND存储器结构包括：第一半导体衬底和第二半导体衬底；所述第一半导体衬底上形成有外围器件；所述第二半导体衬底上形成有存储阵列；所述第一半导体衬底形成有外围器件的表面键合在所述第二半导体衬底形成有存储阵列的表面；其中，所述第二半导体衬底背离形成有存储阵列的表面设置有薄硅层和位于所述薄硅层背离所述存储阵列表面的绝缘层。优选地，所述绝缘层的材质为氧化硅。优选地，所述绝缘层和所述薄硅层的厚度之和小于或等于1μm，大于0μm。经由上述的技术方案可知，本专利技术提供的3DNAND晶圆减薄方法，包括提供第一半导体衬底和第二半导体衬底，其中，第一半导体衬底用于形成外围电路，第二半导体衬底用于形成存储阵列，且第二半导体衬底背离形成存储阵列的表面为绝缘体上衬底结构，即包括厚度较大的支撑衬底、位于支撑衬底上的氧化层和位于氧化层上的薄层硅；在减薄过程中，可以首先对支撑衬底进行减薄，然后再将氧化层背离薄层硅表面的支撑衬底去除。由于氧化层和支撑衬底两者材料不同，两者之间具有明显的界面，因此可以采用去除工艺，将氧化层表面的支撑衬底去除，而保留氧化层，也即氧化层作为支撑衬底去除过程中的停止层，从而使得晶圆减薄工艺容易控制，最后形成的表面为氧化层表面，由于省略了现有技术中的CMP(chemicalmechanicalpolish，化学机械研磨)，使得氧化层具有较高的均匀度。而且，仅采用一次减薄和一次去除工艺即可实现晶圆减薄，简化了晶圆减薄的工艺，使得晶圆减薄工艺步骤减少，工艺更加简单。本专利技术还提一种3DNAND存储器结构，采用上面所述的晶圆减薄方法制作形成，使得3DNAND晶圆的表面的均匀度较高，从而提高3DNAND存储器结构的质量。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为现有技术中的3DNAND晶圆减薄方法工艺流程图；图2为现有技术中对3DNAND键合后的半成品剖面结构示意图；图3为经过第一次减薄后的3DNAND晶圆剖面结构示意图；图4为经过第二次减薄后的3DNAND晶圆剖面结构示意图；图5为经过第三次减薄后的3DNAND晶圆剖面结构示意图；图6为本专利技术实施例中提供的3DNAND晶圆减薄方法工艺流程图；图7为本专利技术实施例提供的一种3DNAND晶圆剖面结构示意图；图8为本专利技术实施例提供的经过第一次减薄后的3DNAND晶圆剖面结构示意图；图9为本专利技术实施例提供的去除支撑衬底后的3DNAND晶圆剖面结构示意图。具体实施方式正如
技术介绍
部分所述，现有技术中在采用混合键合工艺后，将其中一个晶圆减薄过程中，采用的晶圆减薄工艺步骤较多，且减薄终点难以控制，最后形成的晶圆表面也较为粗糙，造成器件不良。专利技术人发现出现上述现象的原因是：如图1所示，图1为现有技术中的3DNAND晶圆减薄方法工艺流程图；现有技术中3DNAND晶圆减薄方法包括：S01：提供第一晶圆和第二晶圆；其中，第一晶圆的表面形成有外围器件结构，例如晶体管结构，第二晶圆表面形成有存储阵列。S02：将所述第一晶圆的所述第二晶圆采用混合键合工艺键合在一起；请参见图2，图2为现有技术中对3DNAND键合后的半成品剖面结构示意图；键合后的半成品包括键合在一起的第一晶圆01和第二晶圆02，具体的，通过金属和半导体混合键合，将第一晶圆01形成有外围器件结构011的表面和第二晶圆02形成有存储阵列021的表面键合在一起，外围器件结构011和存储阵列021之间实现电性连接。需要说明的是，第二晶圆02的衬底022包括需要减薄去掉的部分022B以及减薄并保留的部分022A。S03：对所述第二晶圆背离所述第一晶圆的表面进行第一次减薄；由于第二晶圆02的衬底022较厚，通常为775μm左右，因此，第一次进行减薄时，可以通过刀刮或磨碎方式进行减薄，以提高减薄的速率。请参见图3，图3为经过第一次减薄后的3DNAND晶圆剖面结构示意图；将775μm左右的衬底022减薄至20μm左右，得到减薄后衬底022本文档来自技高网...

【技术保护点】
1.一种3D NAND晶圆减薄方法，其特征在于，包括：提供第一半导体衬底和第二半导体衬底，所述第一半导体衬底上形成有外围器件；所述第二半导体衬底上形成有存储阵列，所述第二半导体衬底包括绝缘体上衬底和形成在所述绝缘体上衬底表面的所述存储阵列；所述绝缘体上衬底包括支撑衬底、位于支撑衬底表面的绝缘层、位于绝缘层层背离所述支撑衬底表面的薄硅层；将所述第一半导体衬底形成有外围器件的表面与所述第二半导体衬底形成有存储阵列的表面进行键合；对所述第二半导体衬底的支撑衬底进行减薄；去除所述支撑衬底，暴露所述绝缘层表面，完成3D NAND晶圆的减薄。

【技术特征摘要】
1.一种3DNAND晶圆减薄方法，其特征在于，包括：提供第一半导体衬底和第二半导体衬底，所述第一半导体衬底上形成有外围器件；所述第二半导体衬底上形成有存储阵列，所述第二半导体衬底包括绝缘体上衬底和形成在所述绝缘体上衬底表面的所述存储阵列；所述绝缘体上衬底包括支撑衬底、位于支撑衬底表面的绝缘层、位于绝缘层层背离所述支撑衬底表面的薄硅层；将所述第一半导体衬底形成有外围器件的表面与所述第二半导体衬底形成有存储阵列的表面进行键合；对所述第二半导体衬底的支撑衬底进行减薄；去除所述支撑衬底，暴露所述绝缘层表面，完成3DNAND晶圆的减薄。2.根据权利要求1所述的3DNAND晶圆减薄方法，其特征在于，所述减薄具体采用刀刮方式进行减薄。3.根据权利要求1所述的3DNAND晶圆减薄方法，其特征在于，所述去除所述支撑衬底，暴露所述绝缘层表面采用的工艺为湿法刻蚀工艺。4.根据权利要求3所述的3DNAND晶圆减薄方法，其特征在于，所述绝缘层为氧化硅。5.根据权利要求4所述的3DNAND晶圆减薄方法，其特征在于，所述湿法刻蚀工艺采用的腐蚀液为SC1溶液或SC2溶液；其中，SC1溶液为氨水：双氧水：水＝(1：1：5)～(1...

【专利技术属性】
技术研发人员：刘毅华，刘峻，范鲁明，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42