硅穿孔工艺及三维存储器结构的制造方法技术

公开了一种硅穿孔工艺，包括：提供第一晶圆，第一晶圆包括第一硅衬底以及位于第一硅衬底上的第一绝缘层，第一绝缘层中具有多个第一金属层；形成贯穿第一绝缘层和第一硅衬底的硅通孔，硅通孔的第一端与第一金属层电连接，第二端在第一硅衬底的底部暴露；提供第二晶圆，第二晶圆包括第二硅衬底以及位于第二硅衬底上的第二绝缘层，第二绝缘层中具有多个第二金属层；将第一晶圆键合至第二晶圆之上，其中，第一硅衬底与第二绝缘层彼此接触，硅通孔与第二金属层键合，从而实现第一晶圆和第二晶圆的电连接。本发明专利技术实施例可以减少布线密度。

【技术实现步骤摘要】
硅穿孔工艺及三维存储器结构的制造方法
本专利技术涉及存储器
，特别涉及硅穿孔工艺及三维存储器结构的制造方法。
技术介绍
存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的孔径越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，三维存储器结构)。三维存储器结构包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。在NAND结构的三维存储器结构中，一种是先形成CMOS电路，然后在CMOS电路之上形成存储单元阵列。由于存储单元阵列的工艺中有许多高温工艺，对CMOS器件的电性和可靠性存在很大影响，而且工艺周期也较长。另一种是采用半导体衬底形成CMOS电路，采用叠层结构形成存储单元阵列，该叠层结构包括选择晶体管和存储晶体管的栅极导体，然后将CMOS电路键合到存储单元阵列上方。在该三维存储器结构中，贯穿阵列接触(ThroughArrayContact)占据有较大的芯片面积，使得核心区域的面积变小，从而降低了存储密度；另外，采用大量金属布线提供CMOS电路与存储单元阵列之间的电连接，布线密度的增加将会影响三维存储器结构的良率和可靠性。
技术实现思路
鉴于上述问题，本专利技术的目的在于提供一种硅穿孔工艺及三维存储器结构的制造方法，其中，在第一晶圆上形成硅通孔，所述硅通孔的第一端与CMOS电路上的第一金属层连接，第二端与第二晶圆的第二金属层键合以实现第一晶圆和所述第二晶圆之间的电连接，减少布线密度。根据本专利技术的一方面，提供一种硅穿孔工艺，包括：提供第一晶圆，所述第一晶圆包括第一硅衬底以及位于所述第一硅衬底上的第一绝缘层，所述第一绝缘层中具有多个第一金属层；形成贯穿第一绝缘层和第一硅衬底的硅通孔，所述硅通孔的第一端与所述第一金属层电连接，第二端在所述第一硅衬底的底部暴露；提供第二晶圆，所述第二晶圆包括第二硅衬底以及位于所述第二硅衬底上的第二绝缘层，所述第二绝缘层中具有多个第二金属层；将所述第一晶圆键合至所述第二晶圆之上，其中，所述第一硅衬底与所述第二绝缘层彼此接触，所述硅通孔与所述第二金属层键合，从而实现第一晶圆和第二晶圆的电连接。优选地，形成贯穿第一绝缘层和第一硅衬底的硅通孔包括：在所述第一金属层的外围刻蚀所述第一绝缘层以形成凹槽，所述凹槽延伸至所述第一硅衬底内部；在所述凹槽内依次沉积胶层和/或阻挡层、金属层。优选地，形成贯穿第一绝缘层和第一硅衬底的硅通孔还包括：将所述硅通孔的第一端与所述第一外部焊盘电连接。优选地，形成贯穿第一绝缘层和第一硅衬底的硅通孔还包括：将所述第一晶圆翻转后，对所述第一硅衬底进行减薄处理以暴露所述硅通孔的第二端。优选地，所述第一晶圆还包括第一布线层，所述第二晶圆包括第二布线层，所述第一布线层和所述第二布线层横向延伸。优选地，所述硅通孔通过第一布线层与所述第一金属层电连接。根据本专利技术的另一方面，提供一种三维存储器结构的制造方法，包括：形成CMOS电路，所述CMOS电路包括第一硅衬底以及位于所述第一硅衬底上的第一绝缘层，所述第一绝缘层中具有多个第一外部焊盘；形成贯穿第一绝缘层和第一硅衬底的硅通孔，所述硅通孔的第一端与所述第一外部焊盘电连接，第二端在所述第一硅衬底的底部暴露；形成存储单元阵列，所述存储单元阵列包括第二硅衬底以及位于所述第二硅衬底上的第二绝缘层，所述第二绝缘层中具有多个第二外部焊盘；将所述CMOS电路和所述存储单元阵列键合成所述三维存储器结构，其中，所述CMOS电路的第一硅衬底与所述存储单元阵列的第二绝缘层彼此接触，所述硅通孔与所述第二外部焊盘彼此键合，从而实现所述CMOS电路和所述存储单元阵列之间的电连接。优选地形成贯穿第一绝缘层和第一硅衬底的硅通孔包括：刻蚀所述第一绝缘层以形成凹槽，所述凹槽延伸至所述第一硅衬底内部；在所述凹槽内依次沉积胶层和/或阻挡层、金属层；将所述硅通孔的第一端与所述第一外部焊盘电连接；对所述第一硅衬底进行减薄处理以暴露所述硅通孔的第二端。优选地形成所述CMOS电路的步骤还包括：在所述第一硅衬底中形成多个晶体管；在所述第二绝缘层中形成与所述多个晶体管相连接的多个接触焊盘；其中，所述第一外部焊盘和所述第一导电通道位于所述第一绝缘层中；所述多个接触焊盘经由所述多个第一外部焊盘和所述多个第一导电通道连接至相应的所述硅通孔。优选地形成所述存储单元阵列的步骤还包括：在所述第二硅衬底中形成公共源区；在所述第二硅衬底上形成栅叠层结构，所述栅叠层结构包括多个层面的栅极导体；形成贯穿所述栅叠层结构的多个沟道柱；在所述栅叠层结构上形成多个接触焊盘；以及在所述栅阶层结构上覆盖第二绝缘层；其中，所述多个沟道柱的第一端延伸至公共源区，第二端连接至相应的接触焊盘，所述多个层面的栅极导体分别连接至相应的接触焊盘；所述第二外部焊盘和所述第二导电通道位于所述第二绝缘层中。本专利技术提供的硅穿孔工艺及三维存储器结构的制造方法，在第一晶圆上形成硅通孔，所述硅通孔的第一端与CMOS电路上的第一金属层连接，第二端与第二晶圆的第二金属层键合以实现第一晶圆和所述第二晶圆之间的电连接。第一晶圆为CMOS电路，第二晶圆为存储单元阵列。该三维存储器结构中无需贯穿阵列接触(TAC)结构，节省了存储单元阵列的面积，提供了存储密度；另外，在CMOS电路的两侧都进行了布线，减少了布线密度。附图说明通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和优点将更为清楚，在附图中：图1a和图1b分别示出了三维存储器结构的存储单元串的电路图和结构示意图；图2a和2b分别示出根据本专利技术实施例的三维存储器结构的内部结构的透视图和整体透视图；图3示出根据本专利技术实施例的三维存储器结构截面图；图4a至图4i示出根据本专利技术实施例的三维存储器结构制造方法的各个阶段的截面图。具体实施方式以下将参照附图更详细地描述本专利技术的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。本专利技术中描述的“上方”，是指位于基板平面的上方，可以是指材料之间的直接接触，也可以是间隔设置。在本申请中，术语“半导体结构”指在制造存储器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。在下文中描述了本专利技术的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本专利技术。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本专利技术。本专利技术可以各种形式呈现，以下将描述其中一些示例。本专利技术实施例中的CMOS电路和存储单元阵列均是晶圆芯片，外部焊盘、接触焊盘等均为金属层。其中，CMOS电路为第一晶圆，存储单元阵列为第二晶圆，第一外部焊盘为第一金属层，第二外部焊盘为第二金属层。图1a和1b分别示出三维存储器结构的存储单元串的电路图和结构示意图。在该实施例中示出的存储单元串包括4个存储单元的情形。可以理解，本专利技术不限于此，存储单元串中的存储单元数量可以为任意多个，例如，32个或64个。如图1a所示，存储单元串100的第一端连接至位线BL，第二端连接至源极线SL。存储单元串100包括在第本文档来自技高网...

【技术保护点】
1.一种硅穿孔工艺，其特征在于，包括：提供第一晶圆，所述第一晶圆包括第一硅衬底以及位于所述第一硅衬底上的第一绝缘层，所述第一绝缘层中具有多个第一金属层；形成贯穿第一绝缘层和第一硅衬底的硅通孔，所述硅通孔的第一端与所述第一金属层电连接，第二端在所述第一硅衬底的底部暴露；提供第二晶圆，所述第二晶圆包括第二硅衬底以及位于所述第二硅衬底上的第二绝缘层，所述第二绝缘层中具有多个第二金属层；将所述第一晶圆键合至所述第二晶圆之上，其中，所述第一硅衬底与所述第二绝缘层彼此接触，所述硅通孔与所述第二金属层键合，从而实现第一晶圆和第二晶圆的电连接。

【技术特征摘要】
1.一种硅穿孔工艺，其特征在于，包括：提供第一晶圆，所述第一晶圆包括第一硅衬底以及位于所述第一硅衬底上的第一绝缘层，所述第一绝缘层中具有多个第一金属层；形成贯穿第一绝缘层和第一硅衬底的硅通孔，所述硅通孔的第一端与所述第一金属层电连接，第二端在所述第一硅衬底的底部暴露；提供第二晶圆，所述第二晶圆包括第二硅衬底以及位于所述第二硅衬底上的第二绝缘层，所述第二绝缘层中具有多个第二金属层；将所述第一晶圆键合至所述第二晶圆之上，其中，所述第一硅衬底与所述第二绝缘层彼此接触，所述硅通孔与所述第二金属层键合，从而实现第一晶圆和第二晶圆的电连接。2.根据权利要求1所述的工艺，其特征在于，形成贯穿第一绝缘层和第一硅衬底的硅通孔包括：在所述第一金属层的外围刻蚀所述第一绝缘层以形成凹槽，所述凹槽延伸至所述第一硅衬底内部；在所述凹槽内依次沉积胶层和/或阻挡层、金属层。3.根据权利要求2所述的工艺，其特征在于，形成贯穿第一绝缘层和第一硅衬底的硅通孔还包括：将所述硅通孔的第一端与所述第一外部焊盘电连接。4.根据权利要求3所述的工艺，其特征在于，形成贯穿第一绝缘层和第一硅衬底的硅通孔还包括：将所述第一晶圆翻转后，对所述第一硅衬底进行减薄处理以暴露所述硅通孔的第二端。5.根据权利要求1所述的工艺，其特征在于，所述第一晶圆还包括第一布线层，所述第二晶圆包括第二布线层，所述第一布线层和所述第二布线层横向延伸。6.根据权利要求5所述的工艺，其特征在于，所述硅通孔通过第一布线层与所述第一金属层电连接。7.一种三维存储器结构的制造方法，其特征在于，包括：形成CMOS电路，所述CMOS电路包括第一硅衬底以及位于所述第一硅衬底上的第一绝缘层，所述第一绝缘层中具有多个第一外部焊盘；形成贯穿第一绝缘层和第一硅衬底的硅通孔，所述硅通...

【专利技术属性】
技术研发人员：胡斌，肖莉红，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42