一组测试键布局结构与其布局图形对位失准的测量方法技术

本发明专利技术公开了一组测试键布局结构与其布局图形对位失准的测量方法。其一组测试键布局结构包含了多个测试键，每个测试键由测试电极、工作电压线、以及接地电压线所构成，其中该些测试电极的图形是由一第一曝光制作工艺图形与一第二曝光制作工艺图形相互重叠的部位所界定而成，且其位置依各个测试键顺序往一方向逐一偏移。

A set of measurement methods for misalignment of test key layout structure and layout graphics

The invention discloses a set of measurement methods for misalignment of test key layout structure and layout graphics. The layout structure of a group of test keys includes several test keys, each of which consists of test electrodes, working voltage lines and grounding voltage lines. The graphs of these test electrodes are defined by the overlapping parts of the first exposure process graphics and the second exposure process graphics, and their positions are shifted one by one according to the order of the test keys. \u3002

【技术实现步骤摘要】
一组测试键布局结构与其布局图形对位失准的测量方法
本专利技术大体上与一组测试键布局结构暨其布局图形对位失准的测试方法有关。更特定言之，其涉及一种用于测量双曝光单蚀刻(litho-litho-etch,LLE)制作工艺中布局图形对位失准的测试键布局结构与测试方法。
技术介绍
传统以曝光显影来形成图案的光刻技术随着半导体的特征尺寸与间距变得越来越小而面临制作工艺瓶颈。为了要能制作出超越传统光刻制作工艺解析度的图形特征，目前业界所采用的一种作法为在基底上使用一般的光刻图案曝光两次后再进行蚀刻的制作工艺，其称为光刻/光刻/蚀刻(litho/litho/etch,LLE)技术，其中的过程牵涉到使用两次曝光后所得出尺寸较大的潜影图形(latentimage)重叠后来得出所需尺寸较小的显影图形(developedimage)，如图1A中所示较大的第一次曝光图形1与第二次曝光图形2对位正确所产生的显影图形3，之后再通过干蚀刻方式将显影图形3转移到下层。在LLE制作工艺中，第二次曝光步骤并非是根据第一次曝光图形的对位标记来对位的。如此，如果LLE制作工艺所欲形成的显影图形不是经由低偏移量的两次曝光图形叠加所产生者，其所产生的显影图形很容易有偏移(misalignment)的情形发生。如图1B所示第二次曝光图形2往左偏移，导致显影图形3所形成的位置往上偏移超出接触区域4，其并未座落在接触区域4中心的预定位置。如此上下层结构并未正确接触的结果容易导致产品在电性方面出问题。故此，为了大量生产时产品良率的考虑，目前业界需要一种能有效针对LLE制作工艺所产生的图形偏移的电性测试与监控对光学测量失真做修正的方法。
技术实现思路
根据前述制作工艺上的考虑，本专利技术于此提出了一种测试键布局结构以及使用该测试键布局结构的对位失准测量方法有关，其特点在于布局中具有多组的测试键可精密地测量出布局图形在一偏移方向上的细微偏移量。本专利技术的其一目的即在于提出一组包含有多个测试键的测试键布局结构，其中每一测试键含有一条工作电压线、两条接地电压线分别位于工作电压线的两侧且与该工作电压线往第一方向等间隔排列、以及一测试电极位于该工作电压线以及该两条接地电压线上且与其中至少一者电连接，且该测试电极的布局图形是由一第一曝光制作工艺布局图形与一第二曝光制作工艺布局图形相互重叠的部分所界定而成，其位置依各个该测试键顺序往该第一方向逐一偏移。本专利技术的另一目的即在于提出一组包含有多个测试键的测试键布局结构，其中每一测试键含有一条工作电压线、一条接地电压线位于该工作电压线的一侧并与之往第一方向等间距排列、第一测试电极位于该工作电压线以及该接地电压线上且与其中至少一者电连接、以及第二测试电极位于该工作电压线以及该接地电压线上且与其中至少一者电连接，其中该些测试电极的图形是由一第一曝光制作工艺图形与一第二曝光制作工艺图形相互重叠的部位所界定而成，且第一测试电极的长度依各个该测试键顺序往该第一方向逐渐增加，该第二测试电极的长度依各个该测试键顺序往该第一方向的反方向逐渐减少。本专利技术的又一目的即在于提出一种布局图形对位失准的测量方法，其步骤包含提供一组测试键，其中每个测试键含有一条工作电压线以及一条接地电压线位于该工作电压线的一侧且与之往第一方向等间隔排列、在每个测试键上形成一测试电极以与该工作电压线以及该接地电压线中的至少一者电连接，其中该测试电极的布局图形是由一第一曝光制作工艺的布局图形与一第二曝光制作工艺的布局图形相互重叠的部分所界定而成，且每个测试键上的测试电极位置依各个该测试键顺序往该第一方向逐一偏移、测量每一该测试键的阻值并根据该测量的数据来判定该第一曝光制作工艺的布局图形与一第二曝光制作工艺的布局图形的对位偏移量。本专利技术的这类目的与其他目的在阅者读过下文以多种图示与绘图来描述的优选实施例细节说明后必然可变得更为明了显见。附图说明本说明书含有附图并于文中构成了本说明书的一部分，使阅者对本专利技术实施例有进一步的了解。该些图示描绘了本专利技术一些实施例并连同本文描述一起说明了其原理。在该些图示中：图1A为现有技术中两次曝光的潜影图形对位正确时所产生的显影图形的布局示意图；图1B为现有技术中两次曝光的潜影图形对位不正确时所导致显影图形偏移的布局示意图；图2为本专利技术实施例一组测试键布局结构的顶面示意图；图3为本专利技术另一实施例一组测试键布局结构的顶面示意图；图4为本专利技术图3实施例测试键布局结构的位移对电阻折线图；以及图5为本专利技术实施例一电容结构与一对应的测试键的立体图。需注意本说明书中的所有图示都为图例性质，为了清楚与方便图示说明之故，图示中的各部件在尺寸与比例上可能会被夸大或缩小地呈现，一般而言，图中相同的参考符号会用来标示修改后或不同实施例中对应或类似的元件特征。主要元件符号说明1第一次曝光图形2第二次曝光图形3显影图形4接触区域10测试键12测试电极12a第一曝光制作工艺布局图形12b第二曝光制作工艺布局图形12c前一个第二曝光制作工艺布局图形20测试键22第一测试电极22a第一曝光制作工艺布局图形22b第二曝光制作工艺布局图形22c前一个第二曝光制作工艺布局图形24第二测试电极30电容连接垫32接触结构34字符线36电容结构100测试键布局结构200测试键布局结构221a第一部位221b第三部位222a第二部位222b第四部位d预定距离d1/d2/d3偏移距离C/L1/L2/R1/R2线D1第一方向Rmin最小电阻值Vdd工作电压线Vss接地电压线具体实施方式在下文的本专利技术细节描述中，元件符号会标示在随附的图示中成为其中的一部分，并且以可实行该实施例的特例描述方式来表示。这类的实施例会说明足够的细节使该领域的一般技术人士得以具以实施。为了图例清楚之故，图示中可能有部分元件的厚度会加以夸大。阅者需了解到本专利技术中也可利用其他的实施例或是在不悖离所述实施例的前提下作出结构性、逻辑性、及电性上的改变。因此，下文的细节描述将不欲被视为是一种限定，反之，其中所包含的实施例将由随附的权利要求来加以界定。首先请参照图2，其描绘出根据本专利技术实施例一组测试键布局结构100的顶面示意图。本专利技术的测试键布局结构100是由多个测试键10所构成，以达到能够测量出细微偏移量的功效，其数目较佳为2n-1个，n为大于2的正整数。每个测试键10都含有一条工作电压线Vdd以及两条接地电压线Vss分别位于工作电压线Vdd的两侧，其中工作电压线Vdd与接地电压线Vss是在第一方向D1上等间隔排列。由于本专利技术是根据电阻值来推知制作工艺中的对位偏移量，故为了要能测量电阻值，工作电压线Vdd与接地电压线Vss上必须设置测试电极12，其与工作电压线Vdd以及接地电压线Vss中的至少其中一者电连接。在本专利技术实施例中，测试电极12的电极布局图形是使用双曝光单蚀刻(litho-litho-etch,LLE)制作工艺来界定的，其过程中需经过两次的曝光步骤，其后真正显影出来所需的显影图形是该两次曝光步骤所界定的潜影图形的重叠部位。在图2的实施例中，第一次曝光步骤所界定出的显影图形(后文中通称为第一曝光制作工艺布局图形12a，虚线表示)在各个测试键10上的位置是相同的，其刚好位于测试键10中央的部位且在第一方向D1上延伸而与工作本文档来自技高网...

【技术保护点】
1.一组测试键布局结构，包含多个测试键，其中每一该测试键包含：一条工作电压线；两条接地电压线，分别位于该工作电压线的两侧，其中该两条接地电压线与该工作电压线往第一方向等间隔排列；以及测试电极，位于该工作电压线以及该两条接地电压线上且与该工作电压线以及该接地电压线中的至少一者电连接；其中该测试电极的布局图形是由一第一曝光制作工艺布局图形与一第二曝光制作工艺布局图形相互重叠的部分所界定而成，且每一该测试键上的该测试电极的位置依各个该测试键顺序往该第一方向逐一偏移。

【技术特征摘要】
1.一组测试键布局结构，包含多个测试键，其中每一该测试键包含：一条工作电压线；两条接地电压线，分别位于该工作电压线的两侧，其中该两条接地电压线与该工作电压线往第一方向等间隔排列；以及测试电极，位于该工作电压线以及该两条接地电压线上且与该工作电压线以及该接地电压线中的至少一者电连接；其中该测试电极的布局图形是由一第一曝光制作工艺布局图形与一第二曝光制作工艺布局图形相互重叠的部分所界定而成，且每一该测试键上的该测试电极的位置依各个该测试键顺序往该第一方向逐一偏移。2.如权利要求1所述的一组测试键布局结构，其中该第一曝光制作工艺布局图形往该第一方向延伸且与该工作电压线以及该两条接地电压线重叠。3.如权利要求1所述的一组测试键布局结构，其中每一该测试键上的第二曝光制作工艺布局图形的位置依各个该测试键顺序往该第一方向逐一偏移一预定距离且与该工作电压线以及该接地电压线中的至少一者重叠。4.如权利要求3所述的一组测试键布局结构，其中该测试键布局结构中的该测试键的数目为2n-1，该n为2以上的正整数。5.如权利要求4所述的一组测试键布局结构，其中偏移的该预定距离等于该工作电压线与该接地电压线的节距除以2n-2。6.一组测试键布局结构，包含多个测试键，其中每一该测试键包含：一条工作电压线；一条接地电压线，位于该工作电压线的一侧并与该工作电压线往第一方向等间距排列；第一测试电极，位于该工作电压线以及该接地电压线上且与该工作电压线以及该接地电压线中的至少一者电连接；以及第二测试电极，位于该工作电压线以及该接地电压线上且与该工作电压线以及该接地电压线中的至少一者电连接；其中该些测试电极的图形是由一第一曝光制作工艺图形与一第二曝光制作工艺图形相互重叠的部位所界定而成，且每一该测试键上的该第一测试电极的长度依各个该测试键顺序往该第一方向逐渐减少，每一该测试键上的该第二测试电极的长度依各个该测试键顺序往该第一方向逐渐增加。7.如权利要求6所述的一组测试键布局结构，其中每一该测试键上的该第一曝光制作工艺布局图形包含一第一部位与一第二部位，其分...

【专利技术属性】
技术研发人员：黄财煜，
申请(专利权)人：联华电子股份有限公司，福建省晋华集成电路有限公司，
类型：发明
国别省市：中国台湾,71